add prolian_microserver_gen8
Change-Id: I51ca03a3337f1e4075cdd58784a4a99af2a9468a
This commit is contained in:
Felix Held
Alexander Couzens
parent
dbab83c150
commit
a94c884b23
|
|
@ -0,0 +1,56 @@
|
|||
if BOARD_HP_PROLIANT_MICROSERVER_GEN8
|
||||
|
||||
config BOARD_SPECIFIC_OPTIONS # dummy
|
||||
def_bool y
|
||||
select BOARD_ROMSIZE_KB_4096 # FIXME: correct this
|
||||
select CPU_INTEL_SOCKET_RPGA989
|
||||
select HAVE_ACPI_RESUME
|
||||
select HAVE_ACPI_TABLES
|
||||
select INTEL_INT15
|
||||
select NORTHBRIDGE_INTEL_IVYBRIDGE
|
||||
select SANDYBRIDGE_IVYBRIDGE_LVDS
|
||||
select SERIRQ_CONTINUOUS_MODE
|
||||
select SOUTHBRIDGE_INTEL_BD82X6X
|
||||
select USE_NATIVE_RAMINIT
|
||||
select SUPERIO_SERVERENGINES_PILOT
|
||||
|
||||
config HAVE_IFD_BIN
|
||||
bool
|
||||
default n
|
||||
|
||||
config HAVE_ME_BIN
|
||||
bool
|
||||
default n
|
||||
|
||||
config MAINBOARD_DIR
|
||||
string
|
||||
default hp/proliant_microserver_gen8
|
||||
|
||||
config MAINBOARD_PART_NUMBER
|
||||
string
|
||||
default "ProLiant MicroServer Gen8"
|
||||
|
||||
config MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
|
||||
hex
|
||||
default 0x0
|
||||
|
||||
config MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
|
||||
hex
|
||||
default 0x0
|
||||
|
||||
config MMCONF_BASE_ADDRESS
|
||||
hex
|
||||
default 0xf0000000
|
||||
|
||||
config DRAM_RESET_GATE_GPIO # FIXME: check this
|
||||
int
|
||||
default 60
|
||||
|
||||
config MAX_CPUS
|
||||
int
|
||||
default 8
|
||||
|
||||
config USBDEBUG_HCD_INDEX # FIXME: check this
|
||||
int
|
||||
default 2
|
||||
endif
|
||||
|
|
@ -0,0 +1,2 @@
|
|||
config BOARD_HP_PROLIANT_MICROSERVER_GEN8
|
||||
bool "ProLiant MicroServer Gen8"
|
||||
|
|
@ -0,0 +1,3 @@
|
|||
romstage-y += early_southbridge.c
|
||||
romstage-y += gpio.c
|
||||
ramstage-y += gnvs.c
|
||||
|
|
@ -0,0 +1,8 @@
|
|||
Method(_WAK,1)
|
||||
{
|
||||
Return(Package(){0,0})
|
||||
}
|
||||
|
||||
Method(_PTS,1)
|
||||
{
|
||||
}
|
||||
|
|
@ -0,0 +1 @@
|
|||
/* dummy */
|
||||
|
|
@ -0,0 +1,2 @@
|
|||
Category: desktop
|
||||
FIXME: check category, , put ROM package, ROM socketed, ROM protocol, Flashrom support, Release year
|
||||
|
|
@ -0,0 +1,110 @@
|
|||
chip northbridge/intel/sandybridge # FIXME: check gfx.ndid and gfx.did
|
||||
register "gfx.did" = "{ 0x80000100, 0x80000240, 0x80000410, 0x80000410, 0x00000005 }"
|
||||
register "gfx.link_frequency_270_mhz" = "0"
|
||||
register "gfx.ndid" = "3"
|
||||
register "gfx.use_spread_spectrum_clock" = "0"
|
||||
register "gpu_cpu_backlight" = "0x00000000"
|
||||
register "gpu_dp_b_hotplug" = "0"
|
||||
register "gpu_dp_c_hotplug" = "0"
|
||||
register "gpu_dp_d_hotplug" = "0"
|
||||
register "gpu_panel_port_select" = "0"
|
||||
register "gpu_panel_power_backlight_off_delay" = "0"
|
||||
register "gpu_panel_power_backlight_on_delay" = "0"
|
||||
register "gpu_panel_power_cycle_delay" = "0"
|
||||
register "gpu_panel_power_down_delay" = "0"
|
||||
register "gpu_panel_power_up_delay" = "0"
|
||||
register "gpu_pch_backlight" = "0x00000000"
|
||||
device cpu_cluster 0x0 on
|
||||
chip cpu/intel/socket_rPGA989
|
||||
device lapic 0x0 on
|
||||
end
|
||||
end
|
||||
chip cpu/intel/model_206ax # FIXME: check all registers
|
||||
register "c1_acpower" = "1"
|
||||
register "c1_battery" = "1"
|
||||
register "c2_acpower" = "3"
|
||||
register "c2_battery" = "3"
|
||||
register "c3_acpower" = "5"
|
||||
register "c3_battery" = "5"
|
||||
device lapic 0xacac off
|
||||
end
|
||||
end
|
||||
end
|
||||
device domain 0x0 on
|
||||
chip southbridge/intel/bd82x6x # Intel Series 6 Cougar Point PCH
|
||||
register "c2_latency" = "0xffff"
|
||||
register "docking_supported" = "0"
|
||||
register "gen1_dec" = "0x00fc0801"
|
||||
register "gen2_dec" = "0x000c0ca1"
|
||||
register "gen3_dec" = "0x000c0cd1"
|
||||
register "gen4_dec" = "0x001c0311"
|
||||
register "p_cnt_throttling_supported" = "0"
|
||||
register "pcie_hotplug_map" = "{ 0, 0, 0, 0, 0, 0, 0, 0 }"
|
||||
register "pcie_port_coalesce" = "1"
|
||||
register "sata_interface_speed_support" = "0x3"
|
||||
register "sata_port_map" = "0x3f"
|
||||
device pci 16.0 off # Management Engine Interface 1
|
||||
end
|
||||
device pci 16.1 off # Management Engine Interface 2
|
||||
end
|
||||
device pci 16.2 off # Management Engine IDE-R
|
||||
end
|
||||
device pci 16.3 off # Management Engine KT
|
||||
end
|
||||
device pci 19.0 off # Intel Gigabit Ethernet
|
||||
end
|
||||
device pci 1a.0 on # USB2 EHCI #2
|
||||
subsystemid 0x103c 0x330d
|
||||
end
|
||||
device pci 1b.0 off # High Definition Audio
|
||||
end
|
||||
device pci 1c.0 on # PCIe Port #1
|
||||
subsystemid 0x103c 0x330d
|
||||
end
|
||||
device pci 1c.1 off # PCIe Port #2
|
||||
end
|
||||
device pci 1c.2 off # PCIe Port #3
|
||||
end
|
||||
device pci 1c.3 off # PCIe Port #4
|
||||
end
|
||||
device pci 1c.4 on # PCIe Port #5
|
||||
subsystemid 0x103c 0x330d
|
||||
end
|
||||
device pci 1c.5 off # PCIe Port #6
|
||||
end
|
||||
device pci 1c.6 on # PCIe Port #7
|
||||
subsystemid 0x103c 0x330d
|
||||
end
|
||||
device pci 1c.7 on # PCIe Port #8
|
||||
subsystemid 0x103c 0x330d
|
||||
end
|
||||
device pci 1d.0 on # USB2 EHCI #1
|
||||
subsystemid 0x103c 0x330d
|
||||
end
|
||||
device pci 1e.0 on # PCI bridge
|
||||
subsystemid 0x103c 0x330d
|
||||
end
|
||||
device pci 1f.0 on # LPC bridge PCI-LPC bridge
|
||||
end
|
||||
device pci 1f.2 on # SATA Controller 1
|
||||
subsystemid 0x103c 0x330d
|
||||
end
|
||||
device pci 1f.3 off # SMBus
|
||||
end
|
||||
device pci 1f.5 off # SATA Controller 2
|
||||
end
|
||||
device pci 1f.6 off # Thermal
|
||||
end
|
||||
end
|
||||
device pci 00.0 on # Host bridge Host bridge
|
||||
end
|
||||
device pci 01.0 on # PCIe Bridge for discrete graphics Unsupported PCI device 8086:0151
|
||||
subsystemid 0x103c 0x330b
|
||||
end
|
||||
device pci 02.0 off # Internal graphics
|
||||
end
|
||||
device pci 06.0 on # Unsupported PCI device 8086:015d
|
||||
subsystemid 0x103c 0x330b
|
||||
end
|
||||
end
|
||||
end
|
||||
|
|
@ -0,0 +1,30 @@
|
|||
#define BRIGHTNESS_UP \_SB.PCI0.GFX0.INCB
|
||||
#define BRIGHTNESS_DOWN \_SB.PCI0.GFX0.DECB
|
||||
#define ACPI_VIDEO_DEVICE \_SB.PCI0.GFX0
|
||||
DefinitionBlock(
|
||||
"dsdt.aml",
|
||||
"DSDT",
|
||||
0x03, // DSDT revision: ACPI v3.0
|
||||
"COREv4", // OEM id
|
||||
"COREBOOT", // OEM table id
|
||||
0x20141018 // OEM revision
|
||||
)
|
||||
{
|
||||
// Some generic macros
|
||||
#include "acpi/platform.asl"
|
||||
#include <cpu/intel/model_206ax/acpi/cpu.asl>
|
||||
#include <southbridge/intel/bd82x6x/acpi/platform.asl>
|
||||
/* global NVS and variables. */
|
||||
#include <southbridge/intel/bd82x6x/acpi/globalnvs.asl>
|
||||
#include <southbridge/intel/bd82x6x/acpi/sleepstates.asl>
|
||||
|
||||
Scope (\_SB) {
|
||||
Device (PCI0)
|
||||
{
|
||||
#include <northbridge/intel/sandybridge/acpi/sandybridge.asl>
|
||||
#include <drivers/intel/gma/acpi/default_brightness_levels.asl>
|
||||
#include <southbridge/intel/bd82x6x/acpi/pch.asl>
|
||||
#include <southbridge/intel/bd82x6x/acpi/default_irq_route.asl>
|
||||
}
|
||||
}
|
||||
}
|
||||
|
|
@ -0,0 +1,69 @@
|
|||
#include <stdint.h>
|
||||
#include <string.h>
|
||||
#include <lib.h>
|
||||
#include <timestamp.h>
|
||||
#include <arch/byteorder.h>
|
||||
#include <arch/io.h>
|
||||
#include <device/pci_def.h>
|
||||
#include <device/pnp_def.h>
|
||||
#include <cpu/x86/lapic.h>
|
||||
#include <arch/acpi.h>
|
||||
#include <console/console.h>
|
||||
#include "northbridge/intel/sandybridge/sandybridge.h"
|
||||
#include "northbridge/intel/sandybridge/raminit_native.h"
|
||||
#include "southbridge/intel/bd82x6x/pch.h"
|
||||
#include <southbridge/intel/common/gpio.h>
|
||||
#include <arch/cpu.h>
|
||||
#include <cpu/x86/msr.h>
|
||||
|
||||
void pch_enable_lpc(void)
|
||||
{
|
||||
pci_write_config16(PCI_DEV(0, 0x1f, 0), 0x82, 0x340a);
|
||||
pci_write_config32(PCI_DEV(0, 0x1f, 0), 0x84, 0x00fc0801);
|
||||
pci_write_config32(PCI_DEV(0, 0x1f, 0), 0x88, 0x000c0ca1);
|
||||
pci_write_config32(PCI_DEV(0, 0x1f, 0), 0x8c, 0x000c0cd1);
|
||||
pci_write_config32(PCI_DEV(0, 0x1f, 0), 0x90, 0x001c0311);
|
||||
pci_write_config16(PCI_DEV(0, 0x1f, 0), 0x80, 0x0010);
|
||||
pci_write_config32(PCI_DEV(0, 0x1f, 0), 0xac, 0x40000300);
|
||||
}
|
||||
|
||||
void rcba_config(void)
|
||||
{
|
||||
/* Disable devices. */
|
||||
RCBA32(0x3414) = 0x00000020;
|
||||
RCBA32(0x3418) = 0x1f2e1ff9;
|
||||
|
||||
}
|
||||
const struct southbridge_usb_port mainboard_usb_ports[] = {
|
||||
{ 1, 0, 0 },
|
||||
{ 1, 0, 0 },
|
||||
{ 1, 0, 1 },
|
||||
{ 1, 0, 1 },
|
||||
{ 1, 0, 2 },
|
||||
{ 1, 0, 2 },
|
||||
{ 1, 0, 3 },
|
||||
{ 1, 0, 3 },
|
||||
{ 1, 0, 4 },
|
||||
{ 1, 0, 4 },
|
||||
{ 1, 0, 5 },
|
||||
{ 1, 0, 5 },
|
||||
{ 1, 0, 6 },
|
||||
{ 1, 0, 6 },
|
||||
};
|
||||
|
||||
void mainboard_early_init(int s3resume)
|
||||
{
|
||||
}
|
||||
|
||||
void mainboard_config_superio(void)
|
||||
{
|
||||
}
|
||||
|
||||
/* FIXME: Put proper SPD map here. */
|
||||
void mainboard_get_spd(spd_raw_data *spd, bool id_only)
|
||||
{
|
||||
read_spd(&spd[0], 0x50, id_only);
|
||||
read_spd(&spd[1], 0x51, id_only);
|
||||
read_spd(&spd[2], 0x52, id_only);
|
||||
read_spd(&spd[3], 0x53, id_only);
|
||||
}
|
||||
|
|
@ -0,0 +1,19 @@
|
|||
#include <southbridge/intel/bd82x6x/nvs.h>
|
||||
|
||||
/* FIXME: check this function. */
|
||||
void acpi_create_gnvs(global_nvs_t *gnvs)
|
||||
{
|
||||
/* Disable USB ports in S3 by default */
|
||||
gnvs->s3u0 = 0;
|
||||
gnvs->s3u1 = 0;
|
||||
|
||||
/* Disable USB ports in S5 by default */
|
||||
gnvs->s5u0 = 0;
|
||||
gnvs->s5u1 = 0;
|
||||
|
||||
// the lid is open by default.
|
||||
gnvs->lids = 1;
|
||||
|
||||
gnvs->tcrt = 100;
|
||||
gnvs->tpsv = 90;
|
||||
}
|
||||
|
|
@ -0,0 +1,433 @@
|
|||
#include <southbridge/intel/common/gpio.h>
|
||||
const struct pch_gpio_set1 pch_gpio_set1_mode = {
|
||||
.gpio0 = GPIO_MODE_GPIO,
|
||||
.gpio1 = GPIO_MODE_GPIO,
|
||||
.gpio2 = GPIO_MODE_GPIO,
|
||||
.gpio3 = GPIO_MODE_GPIO,
|
||||
.gpio4 = GPIO_MODE_GPIO,
|
||||
.gpio5 = GPIO_MODE_GPIO,
|
||||
.gpio6 = GPIO_MODE_GPIO,
|
||||
.gpio7 = GPIO_MODE_GPIO,
|
||||
.gpio8 = GPIO_MODE_GPIO,
|
||||
.gpio9 = GPIO_MODE_NATIVE,
|
||||
.gpio10 = GPIO_MODE_NATIVE,
|
||||
.gpio11 = GPIO_MODE_GPIO,
|
||||
.gpio12 = GPIO_MODE_GPIO,
|
||||
.gpio13 = GPIO_MODE_GPIO,
|
||||
.gpio14 = GPIO_MODE_GPIO,
|
||||
.gpio15 = GPIO_MODE_GPIO,
|
||||
.gpio16 = GPIO_MODE_GPIO,
|
||||
.gpio17 = GPIO_MODE_GPIO,
|
||||
.gpio18 = GPIO_MODE_NATIVE,
|
||||
.gpio19 = GPIO_MODE_GPIO,
|
||||
.gpio20 = GPIO_MODE_GPIO,
|
||||
.gpio21 = GPIO_MODE_GPIO,
|
||||
.gpio22 = GPIO_MODE_GPIO,
|
||||
.gpio23 = GPIO_MODE_GPIO,
|
||||
.gpio24 = GPIO_MODE_NATIVE,
|
||||
.gpio25 = GPIO_MODE_NATIVE,
|
||||
.gpio26 = GPIO_MODE_NATIVE,
|
||||
.gpio27 = GPIO_MODE_GPIO,
|
||||
.gpio28 = GPIO_MODE_GPIO,
|
||||
.gpio29 = GPIO_MODE_GPIO,
|
||||
.gpio30 = GPIO_MODE_GPIO,
|
||||
.gpio31 = GPIO_MODE_GPIO,
|
||||
};
|
||||
|
||||
const struct pch_gpio_set1 pch_gpio_set1_direction = {
|
||||
.gpio0 = GPIO_DIR_INPUT,
|
||||
.gpio1 = GPIO_DIR_INPUT,
|
||||
.gpio2 = GPIO_DIR_INPUT,
|
||||
.gpio3 = GPIO_DIR_INPUT,
|
||||
.gpio4 = GPIO_DIR_INPUT,
|
||||
.gpio5 = GPIO_DIR_INPUT,
|
||||
.gpio6 = GPIO_DIR_INPUT,
|
||||
.gpio7 = GPIO_DIR_INPUT,
|
||||
.gpio8 = GPIO_DIR_OUTPUT,
|
||||
.gpio9 = GPIO_DIR_INPUT,
|
||||
.gpio10 = GPIO_DIR_INPUT,
|
||||
.gpio11 = GPIO_DIR_INPUT,
|
||||
.gpio12 = GPIO_DIR_OUTPUT,
|
||||
.gpio13 = GPIO_DIR_INPUT,
|
||||
.gpio14 = GPIO_DIR_INPUT,
|
||||
.gpio15 = GPIO_DIR_OUTPUT,
|
||||
.gpio16 = GPIO_DIR_INPUT,
|
||||
.gpio17 = GPIO_DIR_INPUT,
|
||||
.gpio18 = GPIO_DIR_INPUT,
|
||||
.gpio19 = GPIO_DIR_INPUT,
|
||||
.gpio20 = GPIO_DIR_OUTPUT,
|
||||
.gpio21 = GPIO_DIR_INPUT,
|
||||
.gpio22 = GPIO_DIR_INPUT,
|
||||
.gpio23 = GPIO_DIR_INPUT,
|
||||
.gpio24 = GPIO_DIR_INPUT,
|
||||
.gpio25 = GPIO_DIR_INPUT,
|
||||
.gpio26 = GPIO_DIR_INPUT,
|
||||
.gpio27 = GPIO_DIR_INPUT,
|
||||
.gpio28 = GPIO_DIR_OUTPUT,
|
||||
.gpio29 = GPIO_DIR_INPUT,
|
||||
.gpio30 = GPIO_DIR_INPUT,
|
||||
.gpio31 = GPIO_DIR_INPUT,
|
||||
};
|
||||
|
||||
const struct pch_gpio_set1 pch_gpio_set1_level = {
|
||||
.gpio0 = GPIO_LEVEL_LOW,
|
||||
.gpio1 = GPIO_LEVEL_HIGH,
|
||||
.gpio2 = GPIO_LEVEL_HIGH,
|
||||
.gpio3 = GPIO_LEVEL_HIGH,
|
||||
.gpio4 = GPIO_LEVEL_HIGH,
|
||||
.gpio5 = GPIO_LEVEL_HIGH,
|
||||
.gpio6 = GPIO_LEVEL_HIGH,
|
||||
.gpio7 = GPIO_LEVEL_HIGH,
|
||||
.gpio8 = GPIO_LEVEL_HIGH,
|
||||
.gpio9 = GPIO_LEVEL_HIGH,
|
||||
.gpio10 = GPIO_LEVEL_HIGH,
|
||||
.gpio11 = GPIO_LEVEL_HIGH,
|
||||
.gpio12 = GPIO_LEVEL_LOW,
|
||||
.gpio13 = GPIO_LEVEL_HIGH,
|
||||
.gpio14 = GPIO_LEVEL_HIGH,
|
||||
.gpio15 = GPIO_LEVEL_LOW,
|
||||
.gpio16 = GPIO_LEVEL_HIGH,
|
||||
.gpio17 = GPIO_LEVEL_HIGH,
|
||||
.gpio18 = GPIO_LEVEL_LOW,
|
||||
.gpio19 = GPIO_LEVEL_LOW,
|
||||
.gpio20 = GPIO_LEVEL_HIGH,
|
||||
.gpio21 = GPIO_LEVEL_HIGH,
|
||||
.gpio22 = GPIO_LEVEL_HIGH,
|
||||
.gpio23 = GPIO_LEVEL_HIGH,
|
||||
.gpio24 = GPIO_LEVEL_HIGH,
|
||||
.gpio25 = GPIO_LEVEL_LOW,
|
||||
.gpio26 = GPIO_LEVEL_LOW,
|
||||
.gpio27 = GPIO_LEVEL_HIGH,
|
||||
.gpio28 = GPIO_LEVEL_LOW,
|
||||
.gpio29 = GPIO_LEVEL_HIGH,
|
||||
.gpio30 = GPIO_LEVEL_HIGH,
|
||||
.gpio31 = GPIO_LEVEL_HIGH,
|
||||
};
|
||||
|
||||
const struct pch_gpio_set1 pch_gpio_set1_reset = {
|
||||
.gpio0 = GPIO_RESET_PWROK,
|
||||
.gpio1 = GPIO_RESET_PWROK,
|
||||
.gpio2 = GPIO_RESET_PWROK,
|
||||
.gpio3 = GPIO_RESET_PWROK,
|
||||
.gpio4 = GPIO_RESET_PWROK,
|
||||
.gpio5 = GPIO_RESET_PWROK,
|
||||
.gpio6 = GPIO_RESET_PWROK,
|
||||
.gpio7 = GPIO_RESET_PWROK,
|
||||
.gpio8 = GPIO_RESET_PWROK,
|
||||
.gpio9 = GPIO_RESET_PWROK,
|
||||
.gpio10 = GPIO_RESET_PWROK,
|
||||
.gpio11 = GPIO_RESET_PWROK,
|
||||
.gpio12 = GPIO_RESET_PWROK,
|
||||
.gpio13 = GPIO_RESET_PWROK,
|
||||
.gpio14 = GPIO_RESET_PWROK,
|
||||
.gpio15 = GPIO_RESET_PWROK,
|
||||
.gpio16 = GPIO_RESET_PWROK,
|
||||
.gpio17 = GPIO_RESET_PWROK,
|
||||
.gpio18 = GPIO_RESET_PWROK,
|
||||
.gpio19 = GPIO_RESET_PWROK,
|
||||
.gpio20 = GPIO_RESET_PWROK,
|
||||
.gpio21 = GPIO_RESET_PWROK,
|
||||
.gpio22 = GPIO_RESET_PWROK,
|
||||
.gpio23 = GPIO_RESET_PWROK,
|
||||
.gpio24 = GPIO_RESET_RSMRST,
|
||||
.gpio25 = GPIO_RESET_PWROK,
|
||||
.gpio26 = GPIO_RESET_PWROK,
|
||||
.gpio27 = GPIO_RESET_PWROK,
|
||||
.gpio28 = GPIO_RESET_PWROK,
|
||||
.gpio29 = GPIO_RESET_PWROK,
|
||||
.gpio30 = GPIO_RESET_PWROK,
|
||||
.gpio31 = GPIO_RESET_PWROK,
|
||||
};
|
||||
|
||||
const struct pch_gpio_set1 pch_gpio_set1_invert = {
|
||||
.gpio0 = GPIO_INVERT,
|
||||
.gpio1 = GPIO_INVERT,
|
||||
.gpio2 = GPIO_INVERT,
|
||||
.gpio3 = GPIO_INVERT,
|
||||
.gpio4 = GPIO_INVERT,
|
||||
.gpio5 = GPIO_INVERT,
|
||||
.gpio6 = GPIO_INVERT,
|
||||
.gpio7 = GPIO_INVERT,
|
||||
.gpio8 = GPIO_INVERT,
|
||||
.gpio9 = GPIO_INVERT,
|
||||
.gpio10 = GPIO_INVERT,
|
||||
.gpio11 = GPIO_INVERT,
|
||||
.gpio12 = GPIO_INVERT,
|
||||
.gpio13 = GPIO_INVERT,
|
||||
.gpio14 = GPIO_INVERT,
|
||||
.gpio15 = GPIO_INVERT,
|
||||
.gpio16 = GPIO_NO_INVERT,
|
||||
.gpio17 = GPIO_NO_INVERT,
|
||||
.gpio18 = GPIO_NO_INVERT,
|
||||
.gpio19 = GPIO_NO_INVERT,
|
||||
.gpio20 = GPIO_NO_INVERT,
|
||||
.gpio21 = GPIO_NO_INVERT,
|
||||
.gpio22 = GPIO_NO_INVERT,
|
||||
.gpio23 = GPIO_NO_INVERT,
|
||||
.gpio24 = GPIO_NO_INVERT,
|
||||
.gpio25 = GPIO_NO_INVERT,
|
||||
.gpio26 = GPIO_NO_INVERT,
|
||||
.gpio27 = GPIO_NO_INVERT,
|
||||
.gpio28 = GPIO_NO_INVERT,
|
||||
.gpio29 = GPIO_NO_INVERT,
|
||||
.gpio30 = GPIO_NO_INVERT,
|
||||
.gpio31 = GPIO_NO_INVERT,
|
||||
};
|
||||
|
||||
const struct pch_gpio_set1 pch_gpio_set1_blink = {
|
||||
.gpio0 = GPIO_NO_BLINK,
|
||||
.gpio1 = GPIO_NO_BLINK,
|
||||
.gpio2 = GPIO_NO_BLINK,
|
||||
.gpio3 = GPIO_NO_BLINK,
|
||||
.gpio4 = GPIO_NO_BLINK,
|
||||
.gpio5 = GPIO_NO_BLINK,
|
||||
.gpio6 = GPIO_NO_BLINK,
|
||||
.gpio7 = GPIO_NO_BLINK,
|
||||
.gpio8 = GPIO_NO_BLINK,
|
||||
.gpio9 = GPIO_NO_BLINK,
|
||||
.gpio10 = GPIO_NO_BLINK,
|
||||
.gpio11 = GPIO_NO_BLINK,
|
||||
.gpio12 = GPIO_NO_BLINK,
|
||||
.gpio13 = GPIO_NO_BLINK,
|
||||
.gpio14 = GPIO_NO_BLINK,
|
||||
.gpio15 = GPIO_NO_BLINK,
|
||||
.gpio16 = GPIO_NO_BLINK,
|
||||
.gpio17 = GPIO_NO_BLINK,
|
||||
.gpio18 = GPIO_BLINK,
|
||||
.gpio19 = GPIO_NO_BLINK,
|
||||
.gpio20 = GPIO_NO_BLINK,
|
||||
.gpio21 = GPIO_NO_BLINK,
|
||||
.gpio22 = GPIO_NO_BLINK,
|
||||
.gpio23 = GPIO_NO_BLINK,
|
||||
.gpio24 = GPIO_NO_BLINK,
|
||||
.gpio25 = GPIO_NO_BLINK,
|
||||
.gpio26 = GPIO_NO_BLINK,
|
||||
.gpio27 = GPIO_NO_BLINK,
|
||||
.gpio28 = GPIO_NO_BLINK,
|
||||
.gpio29 = GPIO_NO_BLINK,
|
||||
.gpio30 = GPIO_NO_BLINK,
|
||||
.gpio31 = GPIO_NO_BLINK,
|
||||
};
|
||||
|
||||
const struct pch_gpio_set2 pch_gpio_set2_mode = {
|
||||
.gpio32 = GPIO_MODE_GPIO,
|
||||
.gpio33 = GPIO_MODE_GPIO,
|
||||
.gpio34 = GPIO_MODE_GPIO,
|
||||
.gpio35 = GPIO_MODE_GPIO,
|
||||
.gpio36 = GPIO_MODE_GPIO,
|
||||
.gpio37 = GPIO_MODE_GPIO,
|
||||
.gpio38 = GPIO_MODE_GPIO,
|
||||
.gpio39 = GPIO_MODE_GPIO,
|
||||
.gpio40 = GPIO_MODE_NATIVE,
|
||||
.gpio41 = GPIO_MODE_GPIO,
|
||||
.gpio42 = GPIO_MODE_GPIO,
|
||||
.gpio43 = GPIO_MODE_NATIVE,
|
||||
.gpio44 = GPIO_MODE_GPIO,
|
||||
.gpio45 = GPIO_MODE_GPIO,
|
||||
.gpio46 = GPIO_MODE_GPIO,
|
||||
.gpio47 = GPIO_MODE_NATIVE,
|
||||
.gpio48 = GPIO_MODE_GPIO,
|
||||
.gpio49 = GPIO_MODE_GPIO,
|
||||
.gpio50 = GPIO_MODE_GPIO,
|
||||
.gpio51 = GPIO_MODE_GPIO,
|
||||
.gpio52 = GPIO_MODE_GPIO,
|
||||
.gpio53 = GPIO_MODE_GPIO,
|
||||
.gpio54 = GPIO_MODE_GPIO,
|
||||
.gpio55 = GPIO_MODE_GPIO,
|
||||
.gpio56 = GPIO_MODE_NATIVE,
|
||||
.gpio57 = GPIO_MODE_GPIO,
|
||||
.gpio58 = GPIO_MODE_NATIVE,
|
||||
.gpio59 = GPIO_MODE_GPIO,
|
||||
.gpio60 = GPIO_MODE_GPIO,
|
||||
.gpio61 = GPIO_MODE_GPIO,
|
||||
.gpio62 = GPIO_MODE_NATIVE,
|
||||
.gpio63 = GPIO_MODE_GPIO,
|
||||
};
|
||||
|
||||
const struct pch_gpio_set2 pch_gpio_set2_direction = {
|
||||
.gpio32 = GPIO_DIR_OUTPUT,
|
||||
.gpio33 = GPIO_DIR_OUTPUT,
|
||||
.gpio34 = GPIO_DIR_INPUT,
|
||||
.gpio35 = GPIO_DIR_OUTPUT,
|
||||
.gpio36 = GPIO_DIR_INPUT,
|
||||
.gpio37 = GPIO_DIR_INPUT,
|
||||
.gpio38 = GPIO_DIR_INPUT,
|
||||
.gpio39 = GPIO_DIR_INPUT,
|
||||
.gpio40 = GPIO_DIR_INPUT,
|
||||
.gpio41 = GPIO_DIR_OUTPUT,
|
||||
.gpio42 = GPIO_DIR_INPUT,
|
||||
.gpio43 = GPIO_DIR_INPUT,
|
||||
.gpio44 = GPIO_DIR_INPUT,
|
||||
.gpio45 = GPIO_DIR_INPUT,
|
||||
.gpio46 = GPIO_DIR_INPUT,
|
||||
.gpio47 = GPIO_DIR_INPUT,
|
||||
.gpio48 = GPIO_DIR_INPUT,
|
||||
.gpio49 = GPIO_DIR_OUTPUT,
|
||||
.gpio50 = GPIO_DIR_INPUT,
|
||||
.gpio51 = GPIO_DIR_OUTPUT,
|
||||
.gpio52 = GPIO_DIR_INPUT,
|
||||
.gpio53 = GPIO_DIR_OUTPUT,
|
||||
.gpio54 = GPIO_DIR_INPUT,
|
||||
.gpio55 = GPIO_DIR_INPUT,
|
||||
.gpio56 = GPIO_DIR_INPUT,
|
||||
.gpio57 = GPIO_DIR_INPUT,
|
||||
.gpio58 = GPIO_DIR_INPUT,
|
||||
.gpio59 = GPIO_DIR_INPUT,
|
||||
.gpio60 = GPIO_DIR_INPUT,
|
||||
.gpio61 = GPIO_DIR_OUTPUT,
|
||||
.gpio62 = GPIO_DIR_OUTPUT,
|
||||
.gpio63 = GPIO_DIR_OUTPUT,
|
||||
};
|
||||
|
||||
const struct pch_gpio_set2 pch_gpio_set2_level = {
|
||||
.gpio32 = GPIO_LEVEL_HIGH,
|
||||
.gpio33 = GPIO_LEVEL_HIGH,
|
||||
.gpio34 = GPIO_LEVEL_HIGH,
|
||||
.gpio35 = GPIO_LEVEL_LOW,
|
||||
.gpio36 = GPIO_LEVEL_HIGH,
|
||||
.gpio37 = GPIO_LEVEL_HIGH,
|
||||
.gpio38 = GPIO_LEVEL_HIGH,
|
||||
.gpio39 = GPIO_LEVEL_HIGH,
|
||||
.gpio40 = GPIO_LEVEL_HIGH,
|
||||
.gpio41 = GPIO_LEVEL_LOW,
|
||||
.gpio42 = GPIO_LEVEL_HIGH,
|
||||
.gpio43 = GPIO_LEVEL_HIGH,
|
||||
.gpio44 = GPIO_LEVEL_HIGH,
|
||||
.gpio45 = GPIO_LEVEL_HIGH,
|
||||
.gpio46 = GPIO_LEVEL_HIGH,
|
||||
.gpio47 = GPIO_LEVEL_LOW,
|
||||
.gpio48 = GPIO_LEVEL_HIGH,
|
||||
.gpio49 = GPIO_LEVEL_HIGH,
|
||||
.gpio50 = GPIO_LEVEL_HIGH,
|
||||
.gpio51 = GPIO_LEVEL_HIGH,
|
||||
.gpio52 = GPIO_LEVEL_HIGH,
|
||||
.gpio53 = GPIO_LEVEL_HIGH,
|
||||
.gpio54 = GPIO_LEVEL_HIGH,
|
||||
.gpio55 = GPIO_LEVEL_HIGH,
|
||||
.gpio56 = GPIO_LEVEL_LOW,
|
||||
.gpio57 = GPIO_LEVEL_HIGH,
|
||||
.gpio58 = GPIO_LEVEL_HIGH,
|
||||
.gpio59 = GPIO_LEVEL_HIGH,
|
||||
.gpio60 = GPIO_LEVEL_HIGH,
|
||||
.gpio61 = GPIO_LEVEL_HIGH,
|
||||
.gpio62 = GPIO_LEVEL_HIGH,
|
||||
.gpio63 = GPIO_LEVEL_HIGH,
|
||||
};
|
||||
|
||||
const struct pch_gpio_set2 pch_gpio_set2_reset = {
|
||||
.gpio32 = GPIO_RESET_PWROK,
|
||||
.gpio33 = GPIO_RESET_PWROK,
|
||||
.gpio34 = GPIO_RESET_PWROK,
|
||||
.gpio35 = GPIO_RESET_PWROK,
|
||||
.gpio36 = GPIO_RESET_PWROK,
|
||||
.gpio37 = GPIO_RESET_PWROK,
|
||||
.gpio38 = GPIO_RESET_PWROK,
|
||||
.gpio39 = GPIO_RESET_PWROK,
|
||||
.gpio40 = GPIO_RESET_PWROK,
|
||||
.gpio41 = GPIO_RESET_PWROK,
|
||||
.gpio42 = GPIO_RESET_PWROK,
|
||||
.gpio43 = GPIO_RESET_PWROK,
|
||||
.gpio44 = GPIO_RESET_PWROK,
|
||||
.gpio45 = GPIO_RESET_PWROK,
|
||||
.gpio46 = GPIO_RESET_PWROK,
|
||||
.gpio47 = GPIO_RESET_PWROK,
|
||||
.gpio48 = GPIO_RESET_PWROK,
|
||||
.gpio49 = GPIO_RESET_PWROK,
|
||||
.gpio50 = GPIO_RESET_PWROK,
|
||||
.gpio51 = GPIO_RESET_PWROK,
|
||||
.gpio52 = GPIO_RESET_PWROK,
|
||||
.gpio53 = GPIO_RESET_PWROK,
|
||||
.gpio54 = GPIO_RESET_PWROK,
|
||||
.gpio55 = GPIO_RESET_PWROK,
|
||||
.gpio56 = GPIO_RESET_PWROK,
|
||||
.gpio57 = GPIO_RESET_PWROK,
|
||||
.gpio58 = GPIO_RESET_PWROK,
|
||||
.gpio59 = GPIO_RESET_PWROK,
|
||||
.gpio60 = GPIO_RESET_PWROK,
|
||||
.gpio61 = GPIO_RESET_PWROK,
|
||||
.gpio62 = GPIO_RESET_PWROK,
|
||||
.gpio63 = GPIO_RESET_PWROK,
|
||||
};
|
||||
|
||||
const struct pch_gpio_set3 pch_gpio_set3_mode = {
|
||||
.gpio64 = GPIO_MODE_GPIO,
|
||||
.gpio65 = GPIO_MODE_NATIVE,
|
||||
.gpio66 = GPIO_MODE_GPIO,
|
||||
.gpio67 = GPIO_MODE_NATIVE,
|
||||
.gpio68 = GPIO_MODE_GPIO,
|
||||
.gpio69 = GPIO_MODE_GPIO,
|
||||
.gpio70 = GPIO_MODE_GPIO,
|
||||
.gpio71 = GPIO_MODE_GPIO,
|
||||
.gpio72 = GPIO_MODE_GPIO,
|
||||
.gpio73 = GPIO_MODE_NATIVE,
|
||||
.gpio74 = GPIO_MODE_NATIVE,
|
||||
.gpio75 = GPIO_MODE_NATIVE,
|
||||
};
|
||||
|
||||
const struct pch_gpio_set3 pch_gpio_set3_direction = {
|
||||
.gpio64 = GPIO_DIR_OUTPUT,
|
||||
.gpio65 = GPIO_DIR_OUTPUT,
|
||||
.gpio66 = GPIO_DIR_OUTPUT,
|
||||
.gpio67 = GPIO_DIR_OUTPUT,
|
||||
.gpio68 = GPIO_DIR_INPUT,
|
||||
.gpio69 = GPIO_DIR_INPUT,
|
||||
.gpio70 = GPIO_DIR_INPUT,
|
||||
.gpio71 = GPIO_DIR_INPUT,
|
||||
.gpio72 = GPIO_DIR_INPUT,
|
||||
.gpio73 = GPIO_DIR_INPUT,
|
||||
.gpio74 = GPIO_DIR_INPUT,
|
||||
.gpio75 = GPIO_DIR_INPUT,
|
||||
};
|
||||
|
||||
const struct pch_gpio_set3 pch_gpio_set3_level = {
|
||||
.gpio64 = GPIO_LEVEL_LOW,
|
||||
.gpio65 = GPIO_LEVEL_HIGH,
|
||||
.gpio66 = GPIO_LEVEL_LOW,
|
||||
.gpio67 = GPIO_LEVEL_HIGH,
|
||||
.gpio68 = GPIO_LEVEL_HIGH,
|
||||
.gpio69 = GPIO_LEVEL_HIGH,
|
||||
.gpio70 = GPIO_LEVEL_HIGH,
|
||||
.gpio71 = GPIO_LEVEL_HIGH,
|
||||
.gpio72 = GPIO_LEVEL_HIGH,
|
||||
.gpio73 = GPIO_LEVEL_LOW,
|
||||
.gpio74 = GPIO_LEVEL_HIGH,
|
||||
.gpio75 = GPIO_LEVEL_HIGH,
|
||||
};
|
||||
|
||||
const struct pch_gpio_set3 pch_gpio_set3_reset = {
|
||||
.gpio64 = GPIO_RESET_PWROK,
|
||||
.gpio65 = GPIO_RESET_PWROK,
|
||||
.gpio66 = GPIO_RESET_PWROK,
|
||||
.gpio67 = GPIO_RESET_PWROK,
|
||||
.gpio68 = GPIO_RESET_PWROK,
|
||||
.gpio69 = GPIO_RESET_PWROK,
|
||||
.gpio70 = GPIO_RESET_PWROK,
|
||||
.gpio71 = GPIO_RESET_PWROK,
|
||||
.gpio72 = GPIO_RESET_PWROK,
|
||||
.gpio73 = GPIO_RESET_PWROK,
|
||||
.gpio74 = GPIO_RESET_PWROK,
|
||||
.gpio75 = GPIO_RESET_PWROK,
|
||||
};
|
||||
|
||||
const struct pch_gpio_map mainboard_gpio_map = {
|
||||
.set1 = {
|
||||
.mode = &pch_gpio_set1_mode,
|
||||
.direction = &pch_gpio_set1_direction,
|
||||
.level = &pch_gpio_set1_level,
|
||||
.blink = &pch_gpio_set1_blink,
|
||||
.invert = &pch_gpio_set1_invert,
|
||||
.reset = &pch_gpio_set1_reset,
|
||||
},
|
||||
.set2 = {
|
||||
.mode = &pch_gpio_set2_mode,
|
||||
.direction = &pch_gpio_set2_direction,
|
||||
.level = &pch_gpio_set2_level,
|
||||
.reset = &pch_gpio_set2_reset,
|
||||
},
|
||||
.set3 = {
|
||||
.mode = &pch_gpio_set3_mode,
|
||||
.direction = &pch_gpio_set3_direction,
|
||||
.level = &pch_gpio_set3_level,
|
||||
.reset = &pch_gpio_set3_reset,
|
||||
},
|
||||
};
|
||||
|
|
@ -0,0 +1,134 @@
|
|||
/*
|
||||
* This file is part of the coreboot project.
|
||||
*
|
||||
* Copyright (C) 2011 The ChromiumOS Authors. All rights reserved.
|
||||
* Copyright (C) 2014 Vladimir Serbinenko
|
||||
*
|
||||
* This program is free software; you can redistribute it and/or
|
||||
* modify it under the terms of the GNU General Public License as
|
||||
* published by the Free Software Foundation; version 2 of the License.
|
||||
*
|
||||
* This program is distributed in the hope that it will be useful,
|
||||
* but WITHOUT ANY WARRANTY; without even the implied warranty of
|
||||
* MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
|
||||
* GNU General Public License for more details.
|
||||
*/
|
||||
|
||||
/* Vendor Name : IDT
|
||||
* Vendor ID : 0x10ec0269
|
||||
* Subsystem ID : 0x17aa21fa
|
||||
* Revision ID : 0x100303
|
||||
*/
|
||||
|
||||
|
||||
#include <device/azalia_device.h>
|
||||
|
||||
const u32 cim_verb_data[] = {
|
||||
/* coreboot specific header */
|
||||
0x10ec0269, // Codec Vendor / Device ID: Realtek ALC269VC
|
||||
0x17aa21fa, // Subsystem ID
|
||||
0x00000013, // Number of 4 dword sets
|
||||
|
||||
/* Bits 31:28 - Codec Address */
|
||||
/* Bits 27:20 - NID */
|
||||
/* Bits 19:8 - Verb ID */
|
||||
/* Bits 7:0 - Payload */
|
||||
|
||||
/* NID 0x01 - NodeInfo */
|
||||
AZALIA_SUBVENDOR(0x0, 0x17AA21FA),
|
||||
|
||||
/* NID 0x0A - External Microphone Connector
|
||||
* Config=0x04A11020 (External,Right; MicIn,3.5mm; Black,JD; DA,Seq)
|
||||
*/
|
||||
AZALIA_PIN_CFG(0x0, 0x0A, 0x04A11020),
|
||||
|
||||
/* NID 0x0B - Headphone Connector
|
||||
* Config=0x0421101F (External,Right; HP,3.5mm; Black,JD; DA,Seq)
|
||||
*/
|
||||
AZALIA_PIN_CFG(0x0, 0x0B, 0x0421101F),
|
||||
|
||||
/* NID 0x0C - Not connected
|
||||
* Config=0x40F000F0 (N/A,N/A; Other,Unknown; Unknown,JD; DA,Seq)
|
||||
*/
|
||||
AZALIA_PIN_CFG(0x0, 0x0C, 0x40F000F0),
|
||||
|
||||
/* NID 0x0D - Internal Speakers
|
||||
* Config=0x90170110 (Fixed,Int; Speaker,Other Analog; Unknown,nJD; DA,Seq)
|
||||
*/
|
||||
AZALIA_PIN_CFG(0x0, 0x0D, 0x90170110),
|
||||
|
||||
/* NID 0x0F - Not connected
|
||||
* Config=0x40F000F0
|
||||
*/
|
||||
AZALIA_PIN_CFG(0x0, 0x0F, 0x40F000F0),
|
||||
|
||||
/* NID 0x11 - Internal Microphone
|
||||
* Config=0xD5A30140 (Fixed internal,Top; Mic In,ATIPI; Unknown,nJD; DA,Seq)
|
||||
*/
|
||||
AZALIA_PIN_CFG(0x0, 0x11, 0xD5A30140),
|
||||
AZALIA_PIN_CFG(0x0, 0x12, 0x90A60140),
|
||||
AZALIA_PIN_CFG(0x0, 0x14, 0x90170110),
|
||||
AZALIA_PIN_CFG(0x0, 0x15, 0x03211020),
|
||||
AZALIA_PIN_CFG(0x0, 0x18, 0x03A11830),
|
||||
AZALIA_PIN_CFG(0x0, 0x19, 0x411111F0),
|
||||
|
||||
AZALIA_PIN_CFG(0x0, 0x1A, 0x411111F0),
|
||||
AZALIA_PIN_CFG(0x0, 0x1D, 0x40138205),
|
||||
AZALIA_PIN_CFG(0x0, 0x1E, 0x411111F0),
|
||||
|
||||
/* Misc entries */
|
||||
0x01970804,
|
||||
0x01870803,
|
||||
0x01470740,
|
||||
0x00970640,
|
||||
|
||||
0x00370680,
|
||||
0x00270680,
|
||||
0x01470C02,
|
||||
0x01570C02,
|
||||
|
||||
/* ALC coefficients. */
|
||||
|
||||
/* 08 */
|
||||
0x02050008,
|
||||
0x02040700,
|
||||
/* 18 */
|
||||
0x02050018,
|
||||
0x02045184,
|
||||
/* 1c */
|
||||
0x0205001c,
|
||||
0x02042800,
|
||||
|
||||
0x01870724, /* Enable Vrefout for mic */
|
||||
0x00170500, /* Set power state to D0 */
|
||||
|
||||
/* --- Next Codec --- */
|
||||
|
||||
/* Vendor Name : Intel
|
||||
* Vendor ID : 0x80862806
|
||||
* Subsystem ID : 0x80860101
|
||||
* Revision ID : 0x100000
|
||||
*/
|
||||
/* coreboot specific header */
|
||||
0x80862806, // Codec Vendor / Device ID: Intel PantherPoint HDMI
|
||||
0x80860101, // Subsystem ID
|
||||
0x00000004, // Number of IDs
|
||||
|
||||
/* NID 0x01, HDA Codec Subsystem ID Verb Table: 0x80860101 */
|
||||
AZALIA_SUBVENDOR(0x3, 0x80860101),
|
||||
|
||||
/* Pin Complex (NID 0x05) Digital Out at Int HDMI */
|
||||
AZALIA_PIN_CFG(0x3, 0x05, 0x18560010),
|
||||
|
||||
/* Pin Complex (NID 0x06) Digital Out at Int HDMI */
|
||||
AZALIA_PIN_CFG(0x3, 0x06, 0x18560020),
|
||||
|
||||
/* Pin Complex (NID 0x07) Digital Out at Int HDMI */
|
||||
AZALIA_PIN_CFG(0x3, 0x07, 0x18560030)
|
||||
};
|
||||
|
||||
const u32 pc_beep_verbs[] = {
|
||||
0x02177a00, /* Digital PCBEEP Gain: 0h=-9db, 1h=-6db ... 4h=+3db, 5h=+6db */
|
||||
};
|
||||
|
||||
AZALIA_ARRAY_SIZES;
|
||||
|
|
@ -0,0 +1,18 @@
|
|||
#include <device/device.h>
|
||||
#include <drivers/intel/gma/int15.h>
|
||||
#include <southbridge/intel/bd82x6x/pch.h>
|
||||
|
||||
static void mainboard_init(device_t dev)
|
||||
{
|
||||
RCBA32(0x38c8) = 0x00000000;
|
||||
RCBA32(0x38c4) = 0x00000000;
|
||||
}
|
||||
|
||||
static void mainboard_enable(device_t dev)
|
||||
{
|
||||
dev->ops->init = mainboard_init;
|
||||
}
|
||||
|
||||
struct chip_operations mainboard_ops = {
|
||||
.enable_dev = mainboard_enable,
|
||||
};
|
||||
|
|
@ -0,0 +1 @@
|
|||
/* dummy file */
|
||||
Loading…
Reference in New Issue