pinctrl: Add support for MCXN947
ADd support for MCXN947 Signed-off-by: Mahesh Mahadevan <mahesh.mahadevan@nxp.com>
This commit is contained in:
Mahesh Mahadevan
Declan Snyder
parent
66b2876580
commit
4663a409f3
File diff suppressed because it is too large
Load Diff
|
|
@ -0,0 +1,740 @@
|
|||
/*
|
||||
* NOTE: Autogenerated file by kinetis_cfg_utils.py
|
||||
* for MCXN947VNL/signal_configuration.xml
|
||||
*
|
||||
* Copyright 2024 NXP
|
||||
* SPDX-License-Identifier: Apache-2.0
|
||||
*/
|
||||
|
||||
#ifndef _ZEPHYR_DTS_BINDING_MCXN947VNL_
|
||||
#define _ZEPHYR_DTS_BINDING_MCXN947VNL_
|
||||
|
||||
#define N9X_MUX(port, pin, mux) \
|
||||
(((((port) - '0') & 0xF) << 28) | \
|
||||
(((pin) & 0x3F) << 22) | \
|
||||
(((mux) & 0xF) << 8))
|
||||
|
||||
#define PIO0_0 N9X_MUX('0',0,0) /* PT0_0 */
|
||||
#define TMS_PIO0_0 N9X_MUX('0',0,1) /* PT0_0 */
|
||||
#define SWDIO_PIO0_0 N9X_MUX('0',0,1) /* PT0_0 */
|
||||
#define FC1_P0_PIO0_0 N9X_MUX('0',0,2) /* PT0_0 */
|
||||
#define CT_INP0_PIO0_0 N9X_MUX('0',0,4) /* PT0_0 */
|
||||
#define PIO0_1 N9X_MUX('0',1,0) /* PT0_1 */
|
||||
#define SWCLK_PIO0_1 N9X_MUX('0',1,1) /* PT0_1 */
|
||||
#define TCLK_PIO0_1 N9X_MUX('0',1,1) /* PT0_1 */
|
||||
#define FC1_P1_PIO0_1 N9X_MUX('0',1,2) /* PT0_1 */
|
||||
#define CT_INP1_PIO0_1 N9X_MUX('0',1,4) /* PT0_1 */
|
||||
#define PIO0_2 N9X_MUX('0',2,0) /* PT0_2 */
|
||||
#define SWO_PIO0_2 N9X_MUX('0',2,1) /* PT0_2 */
|
||||
#define TDO_PIO0_2 N9X_MUX('0',2,1) /* PT0_2 */
|
||||
#define FC1_P2_PIO0_2 N9X_MUX('0',2,2) /* PT0_2 */
|
||||
#define CT0_MAT0_PIO0_2 N9X_MUX('0',2,4) /* PT0_2 */
|
||||
#define UTICK_CAP0_PIO0_2 N9X_MUX('0',2,5) /* PT0_2 */
|
||||
#define I3C0_PUR_PIO0_2 N9X_MUX('0',2,10) /* PT0_2 */
|
||||
#define PIO0_3 N9X_MUX('0',3,0) /* PT0_3 */
|
||||
#define CMP1_IN1_PIO0_3 N9X_MUX('0',3,0) /* PT0_3 */
|
||||
#define TDI_PIO0_3 N9X_MUX('0',3,1) /* PT0_3 */
|
||||
#define FC1_P3_PIO0_3 N9X_MUX('0',3,2) /* PT0_3 */
|
||||
#define CT0_MAT1_PIO0_3 N9X_MUX('0',3,4) /* PT0_3 */
|
||||
#define UTICK_CAP1_PIO0_3 N9X_MUX('0',3,5) /* PT0_3 */
|
||||
#define HSCMP0_OUT_PIO0_3 N9X_MUX('0',3,8) /* PT0_3 */
|
||||
#define PIO0_4 N9X_MUX('0',4,0) /* PT0_4 */
|
||||
#define WUU0_IN0_PIO0_4 N9X_MUX('0',4,0) /* PT0_4 */
|
||||
#define TSI0_CH8_PIO0_4 N9X_MUX('0',4,0) /* PT0_4 */
|
||||
#define EWM0_IN_PIO0_4 N9X_MUX('0',4,1) /* PT0_4 */
|
||||
#define FC0_P0_PIO0_4 N9X_MUX('0',4,2) /* PT0_4 */
|
||||
#define FC1_P4_PIO0_4 N9X_MUX('0',4,3) /* PT0_4 */
|
||||
#define CT0_MAT2_PIO0_4 N9X_MUX('0',4,4) /* PT0_4 */
|
||||
#define UTICK_CAP2_PIO0_4 N9X_MUX('0',4,5) /* PT0_4 */
|
||||
#define HSCMP1_OUT_PIO0_4 N9X_MUX('0',4,8) /* PT0_4 */
|
||||
#define PDM0_CLK_PIO0_4 N9X_MUX('0',4,9) /* PT0_4 */
|
||||
#define TSI0_CH9_PIO0_5 N9X_MUX('0',5,0) /* PT0_5 */
|
||||
#define PIO0_5 N9X_MUX('0',5,0) /* PT0_5 */
|
||||
#define EWM0_OUT_b_PIO0_5 N9X_MUX('0',5,1) /* PT0_5 */
|
||||
#define FC0_P1_PIO0_5 N9X_MUX('0',5,2) /* PT0_5 */
|
||||
#define FC1_P5_PIO0_5 N9X_MUX('0',5,3) /* PT0_5 */
|
||||
#define CT0_MAT3_PIO0_5 N9X_MUX('0',5,4) /* PT0_5 */
|
||||
#define UTICK_CAP3_PIO0_5 N9X_MUX('0',5,5) /* PT0_5 */
|
||||
#define PDM0_DATA0_PIO0_5 N9X_MUX('0',5,9) /* PT0_5 */
|
||||
#define PIO0_6 N9X_MUX('0',6,0) /* PT0_6 */
|
||||
#define TSI0_CH10_PIO0_6 N9X_MUX('0',6,0) /* PT0_6 */
|
||||
#define ISPMODE_N_PIO0_6 N9X_MUX('0',6,1) /* PT0_6 */
|
||||
#define FC0_P2_PIO0_6 N9X_MUX('0',6,2) /* PT0_6 */
|
||||
#define FC1_P6_PIO0_6 N9X_MUX('0',6,3) /* PT0_6 */
|
||||
#define CT_INP2_PIO0_6 N9X_MUX('0',6,4) /* PT0_6 */
|
||||
#define HSCMP2_OUT_PIO0_6 N9X_MUX('0',6,8) /* PT0_6 */
|
||||
#define PDM0_DATA1_PIO0_6 N9X_MUX('0',6,9) /* PT0_6 */
|
||||
#define CLKOUT_PIO0_6 N9X_MUX('0',6,12) /* PT0_6 */
|
||||
#define PIO0_16 N9X_MUX('0',16,0) /* PT0_16 */
|
||||
#define WUU0_IN2_PIO0_16 N9X_MUX('0',16,0) /* PT0_16 */
|
||||
#define ADC0_A8_PIO0_16 N9X_MUX('0',16,0) /* PT0_16 */
|
||||
#define TSI0_CH11_PIO0_16 N9X_MUX('0',16,0) /* PT0_16 */
|
||||
#define FC0_P0_PIO0_16 N9X_MUX('0',16,2) /* PT0_16 */
|
||||
#define CT0_MAT0_PIO0_16 N9X_MUX('0',16,4) /* PT0_16 */
|
||||
#define UTICK_CAP2_PIO0_16 N9X_MUX('0',16,5) /* PT0_16 */
|
||||
#define FLEXIO0_D0_PIO0_16 N9X_MUX('0',16,6) /* PT0_16 */
|
||||
#define PDM0_CLK_PIO0_16 N9X_MUX('0',16,9) /* PT0_16 */
|
||||
#define I3C0_SDA_PIO0_16 N9X_MUX('0',16,10) /* PT0_16 */
|
||||
#define ADC0_A9_PIO0_17 N9X_MUX('0',17,0) /* PT0_17 */
|
||||
#define PIO0_17 N9X_MUX('0',17,0) /* PT0_17 */
|
||||
#define TSI0_CH12_PIO0_17 N9X_MUX('0',17,0) /* PT0_17 */
|
||||
#define FC0_P1_PIO0_17 N9X_MUX('0',17,2) /* PT0_17 */
|
||||
#define CT0_MAT1_PIO0_17 N9X_MUX('0',17,4) /* PT0_17 */
|
||||
#define UTICK_CAP3_PIO0_17 N9X_MUX('0',17,5) /* PT0_17 */
|
||||
#define FLEXIO0_D1_PIO0_17 N9X_MUX('0',17,6) /* PT0_17 */
|
||||
#define PDM0_DATA0_PIO0_17 N9X_MUX('0',17,9) /* PT0_17 */
|
||||
#define I3C0_SCL_PIO0_17 N9X_MUX('0',17,10) /* PT0_17 */
|
||||
#define PIO0_18 N9X_MUX('0',18,0) /* PT0_18 */
|
||||
#define ADC0_A10_PIO0_18 N9X_MUX('0',18,0) /* PT0_18 */
|
||||
#define TSI0_CH13_PIO0_18 N9X_MUX('0',18,0) /* PT0_18 */
|
||||
#define EWM0_IN_PIO0_18 N9X_MUX('0',18,1) /* PT0_18 */
|
||||
#define FC0_P2_PIO0_18 N9X_MUX('0',18,2) /* PT0_18 */
|
||||
#define CT0_MAT2_PIO0_18 N9X_MUX('0',18,4) /* PT0_18 */
|
||||
#define FLEXIO0_D2_PIO0_18 N9X_MUX('0',18,6) /* PT0_18 */
|
||||
#define HSCMP0_OUT_PIO0_18 N9X_MUX('0',18,8) /* PT0_18 */
|
||||
#define PDM0_DATA1_PIO0_18 N9X_MUX('0',18,9) /* PT0_18 */
|
||||
#define PIO0_19 N9X_MUX('0',19,0) /* PT0_19 */
|
||||
#define ADC0_A11_PIO0_19 N9X_MUX('0',19,0) /* PT0_19 */
|
||||
#define TSI0_CH14_PIO0_19 N9X_MUX('0',19,0) /* PT0_19 */
|
||||
#define WUU0_IN3_PIO0_19 N9X_MUX('0',19,0) /* PT0_19 */
|
||||
#define EWM0_OUT_b_PIO0_19 N9X_MUX('0',19,1) /* PT0_19 */
|
||||
#define FC0_P3_PIO0_19 N9X_MUX('0',19,2) /* PT0_19 */
|
||||
#define CT0_MAT3_PIO0_19 N9X_MUX('0',19,4) /* PT0_19 */
|
||||
#define FLEXIO0_D3_PIO0_19 N9X_MUX('0',19,6) /* PT0_19 */
|
||||
#define HSCMP1_OUT_PIO0_19 N9X_MUX('0',19,8) /* PT0_19 */
|
||||
#define PIO0_20 N9X_MUX('0',20,0) /* PT0_20 */
|
||||
#define WUU0_IN4_PIO0_20 N9X_MUX('0',20,0) /* PT0_20 */
|
||||
#define ADC0_A12_PIO0_20 N9X_MUX('0',20,0) /* PT0_20 */
|
||||
#define TSI0_CH15_PIO0_20 N9X_MUX('0',20,0) /* PT0_20 */
|
||||
#define FC0_P4_PIO0_20 N9X_MUX('0',20,2) /* PT0_20 */
|
||||
#define FC1_P0_PIO0_20 N9X_MUX('0',20,3) /* PT0_20 */
|
||||
#define CT_INP0_PIO0_20 N9X_MUX('0',20,4) /* PT0_20 */
|
||||
#define FLEXIO0_D4_PIO0_20 N9X_MUX('0',20,6) /* PT0_20 */
|
||||
#define I3C0_SDA_PIO0_20 N9X_MUX('0',20,10) /* PT0_20 */
|
||||
#define PIO0_21 N9X_MUX('0',21,0) /* PT0_21 */
|
||||
#define ADC0_A13_PIO0_21 N9X_MUX('0',21,0) /* PT0_21 */
|
||||
#define TSI0_CH16_PIO0_21 N9X_MUX('0',21,0) /* PT0_21 */
|
||||
#define FC0_P5_PIO0_21 N9X_MUX('0',21,2) /* PT0_21 */
|
||||
#define FC1_P1_PIO0_21 N9X_MUX('0',21,3) /* PT0_21 */
|
||||
#define CT_INP1_PIO0_21 N9X_MUX('0',21,4) /* PT0_21 */
|
||||
#define FLEXIO0_D5_PIO0_21 N9X_MUX('0',21,6) /* PT0_21 */
|
||||
#define I3C0_SCL_PIO0_21 N9X_MUX('0',21,10) /* PT0_21 */
|
||||
#define PIO0_22 N9X_MUX('0',22,0) /* PT0_22 */
|
||||
#define ADC0_A14_PIO0_22 N9X_MUX('0',22,0) /* PT0_22 */
|
||||
#define CMP1_IN2_PIO0_22 N9X_MUX('0',22,0) /* PT0_22 */
|
||||
#define EWM0_IN_PIO0_22 N9X_MUX('0',22,1) /* PT0_22 */
|
||||
#define FC0_P6_PIO0_22 N9X_MUX('0',22,2) /* PT0_22 */
|
||||
#define FC1_P2_PIO0_22 N9X_MUX('0',22,3) /* PT0_22 */
|
||||
#define CT_INP2_PIO0_22 N9X_MUX('0',22,4) /* PT0_22 */
|
||||
#define FLEXIO0_D6_PIO0_22 N9X_MUX('0',22,6) /* PT0_22 */
|
||||
#define I3C0_PUR_PIO0_22 N9X_MUX('0',22,10) /* PT0_22 */
|
||||
#define PIO0_23 N9X_MUX('0',23,0) /* PT0_23 */
|
||||
#define WUU0_IN5_PIO0_23 N9X_MUX('0',23,0) /* PT0_23 */
|
||||
#define ADC0_A15_PIO0_23 N9X_MUX('0',23,0) /* PT0_23 */
|
||||
#define CMP2_IN2_PIO0_23 N9X_MUX('0',23,0) /* PT0_23 */
|
||||
#define EWM0_OUT_b_PIO0_23 N9X_MUX('0',23,1) /* PT0_23 */
|
||||
#define FC1_P3_PIO0_23 N9X_MUX('0',23,3) /* PT0_23 */
|
||||
#define CT_INP3_PIO0_23 N9X_MUX('0',23,4) /* PT0_23 */
|
||||
#define FLEXIO0_D7_PIO0_23 N9X_MUX('0',23,6) /* PT0_23 */
|
||||
#define TSI0_CH0_PIO1_0 N9X_MUX('1',0,0) /* PT1_0 */
|
||||
#define PIO1_0 N9X_MUX('1',0,0) /* PT1_0 */
|
||||
#define WUU0_IN6_PIO1_0 N9X_MUX('1',0,0) /* PT1_0 */
|
||||
#define CMP0_IN0_PIO1_0 N9X_MUX('1',0,0) /* PT1_0 */
|
||||
#define ADC0_A16_PIO1_0 N9X_MUX('1',0,0) /* PT1_0 */
|
||||
#define TRIG_IN0_PIO1_0 N9X_MUX('1',0,1) /* PT1_0 */
|
||||
#define FC3_P0_PIO1_0 N9X_MUX('1',0,2) /* PT1_0 */
|
||||
#define FC4_P4_PIO1_0 N9X_MUX('1',0,3) /* PT1_0 */
|
||||
#define CT_INP4_PIO1_0 N9X_MUX('1',0,4) /* PT1_0 */
|
||||
#define SCT0_OUT6_PIO1_0 N9X_MUX('1',0,5) /* PT1_0 */
|
||||
#define FLEXIO0_D8_PIO1_0 N9X_MUX('1',0,6) /* PT1_0 */
|
||||
#define SAI1_TX_BCLK_PIO1_0 N9X_MUX('1',0,10) /* PT1_0 */
|
||||
#define PIO1_1 N9X_MUX('1',1,0) /* PT1_1 */
|
||||
#define CMP1_IN0_PIO1_1 N9X_MUX('1',1,0) /* PT1_1 */
|
||||
#define TSI0_CH1_PIO1_1 N9X_MUX('1',1,0) /* PT1_1 */
|
||||
#define ADC0_A17_PIO1_1 N9X_MUX('1',1,0) /* PT1_1 */
|
||||
#define TRIG_IN1_PIO1_1 N9X_MUX('1',1,1) /* PT1_1 */
|
||||
#define FC3_P1_PIO1_1 N9X_MUX('1',1,2) /* PT1_1 */
|
||||
#define FC4_P5_PIO1_1 N9X_MUX('1',1,3) /* PT1_1 */
|
||||
#define CT_INP5_PIO1_1 N9X_MUX('1',1,4) /* PT1_1 */
|
||||
#define SCT0_OUT7_PIO1_1 N9X_MUX('1',1,5) /* PT1_1 */
|
||||
#define FLEXIO0_D9_PIO1_1 N9X_MUX('1',1,6) /* PT1_1 */
|
||||
#define SAI1_TX_FS_PIO1_1 N9X_MUX('1',1,10) /* PT1_1 */
|
||||
#define PIO1_2 N9X_MUX('1',2,0) /* PT1_2 */
|
||||
#define ADC0_A18_PIO1_2 N9X_MUX('1',2,0) /* PT1_2 */
|
||||
#define TSI0_CH2_PIO1_2 N9X_MUX('1',2,0) /* PT1_2 */
|
||||
#define CMP2_IN0_PIO1_2 N9X_MUX('1',2,0) /* PT1_2 */
|
||||
#define TRIG_OUT0_PIO1_2 N9X_MUX('1',2,1) /* PT1_2 */
|
||||
#define FC3_P2_PIO1_2 N9X_MUX('1',2,2) /* PT1_2 */
|
||||
#define FC4_P6_PIO1_2 N9X_MUX('1',2,3) /* PT1_2 */
|
||||
#define CT1_MAT0_PIO1_2 N9X_MUX('1',2,4) /* PT1_2 */
|
||||
#define SCT0_IN6_PIO1_2 N9X_MUX('1',2,5) /* PT1_2 */
|
||||
#define FLEXIO0_D10_PIO1_2 N9X_MUX('1',2,6) /* PT1_2 */
|
||||
#define ENET0_MDC_PIO1_2 N9X_MUX('1',2,9) /* PT1_2 */
|
||||
#define SAI1_TXD0_PIO1_2 N9X_MUX('1',2,10) /* PT1_2 */
|
||||
#define CAN0_TXD_PIO1_2 N9X_MUX('1',2,11) /* PT1_2 */
|
||||
#define PIO1_3 N9X_MUX('1',3,0) /* PT1_3 */
|
||||
#define ADC0_A19_PIO1_3 N9X_MUX('1',3,0) /* PT1_3 */
|
||||
#define TSI0_CH3_PIO1_3 N9X_MUX('1',3,0) /* PT1_3 */
|
||||
#define WUU0_IN7_PIO1_3 N9X_MUX('1',3,0) /* PT1_3 */
|
||||
#define CMP0_IN1_PIO1_3 N9X_MUX('1',3,0) /* PT1_3 */
|
||||
#define TRIG_OUT1_PIO1_3 N9X_MUX('1',3,1) /* PT1_3 */
|
||||
#define FC3_P3_PIO1_3 N9X_MUX('1',3,2) /* PT1_3 */
|
||||
#define CT1_MAT1_PIO1_3 N9X_MUX('1',3,4) /* PT1_3 */
|
||||
#define SCT0_IN7_PIO1_3 N9X_MUX('1',3,5) /* PT1_3 */
|
||||
#define FLEXIO0_D11_PIO1_3 N9X_MUX('1',3,6) /* PT1_3 */
|
||||
#define ENET0_MDIO_PIO1_3 N9X_MUX('1',3,9) /* PT1_3 */
|
||||
#define SAI1_RXD0_PIO1_3 N9X_MUX('1',3,10) /* PT1_3 */
|
||||
#define CAN0_RXD_PIO1_3 N9X_MUX('1',3,11) /* PT1_3 */
|
||||
#define ADC0_A20_PIO1_4 N9X_MUX('1',4,0) /* PT1_4 */
|
||||
#define PIO1_4 N9X_MUX('1',4,0) /* PT1_4 */
|
||||
#define TSI0_CH4_PIO1_4 N9X_MUX('1',4,0) /* PT1_4 */
|
||||
#define WUU0_IN8_PIO1_4 N9X_MUX('1',4,0) /* PT1_4 */
|
||||
#define CMP0_IN2_PIO1_4 N9X_MUX('1',4,0) /* PT1_4 */
|
||||
#define FREQME_CLK_IN0_PIO1_4 N9X_MUX('1',4,1) /* PT1_4 */
|
||||
#define FC3_P4_PIO1_4 N9X_MUX('1',4,2) /* PT1_4 */
|
||||
#define FC5_P0_PIO1_4 N9X_MUX('1',4,3) /* PT1_4 */
|
||||
#define CT1_MAT2_PIO1_4 N9X_MUX('1',4,4) /* PT1_4 */
|
||||
#define SCT0_OUT0_PIO1_4 N9X_MUX('1',4,5) /* PT1_4 */
|
||||
#define FLEXIO0_D12_PIO1_4 N9X_MUX('1',4,6) /* PT1_4 */
|
||||
#define ENET0_TX_CLK_PIO1_4 N9X_MUX('1',4,9) /* PT1_4 */
|
||||
#define SAI0_TXD1_PIO1_4 N9X_MUX('1',4,10) /* PT1_4 */
|
||||
#define PIO1_5 N9X_MUX('1',5,0) /* PT1_5 */
|
||||
#define CMP0_IN3_PIO1_5 N9X_MUX('1',5,0) /* PT1_5 */
|
||||
#define TSI0_CH5_PIO1_5 N9X_MUX('1',5,0) /* PT1_5 */
|
||||
#define ADC0_A21_PIO1_5 N9X_MUX('1',5,0) /* PT1_5 */
|
||||
#define FREQME_CLK_IN1_PIO1_5 N9X_MUX('1',5,1) /* PT1_5 */
|
||||
#define FC3_P5_PIO1_5 N9X_MUX('1',5,2) /* PT1_5 */
|
||||
#define FC5_P1_PIO1_5 N9X_MUX('1',5,3) /* PT1_5 */
|
||||
#define CT1_MAT3_PIO1_5 N9X_MUX('1',5,4) /* PT1_5 */
|
||||
#define SCT0_OUT1_PIO1_5 N9X_MUX('1',5,5) /* PT1_5 */
|
||||
#define FLEXIO0_D13_PIO1_5 N9X_MUX('1',5,6) /* PT1_5 */
|
||||
#define ENET0_TXEN_PIO1_5 N9X_MUX('1',5,9) /* PT1_5 */
|
||||
#define SAI0_RXD1_PIO1_5 N9X_MUX('1',5,10) /* PT1_5 */
|
||||
#define PIO1_6 N9X_MUX('1',6,0) /* PT1_6 */
|
||||
#define ADC0_A22_PIO1_6 N9X_MUX('1',6,0) /* PT1_6 */
|
||||
#define TSI0_CH6_PIO1_6 N9X_MUX('1',6,0) /* PT1_6 */
|
||||
#define TRIG_IN2_PIO1_6 N9X_MUX('1',6,1) /* PT1_6 */
|
||||
#define FC3_P6_PIO1_6 N9X_MUX('1',6,2) /* PT1_6 */
|
||||
#define FC5_P2_PIO1_6 N9X_MUX('1',6,3) /* PT1_6 */
|
||||
#define CT_INP6_PIO1_6 N9X_MUX('1',6,4) /* PT1_6 */
|
||||
#define SCT0_IN0_PIO1_6 N9X_MUX('1',6,5) /* PT1_6 */
|
||||
#define FLEXIO0_D14_PIO1_6 N9X_MUX('1',6,6) /* PT1_6 */
|
||||
#define ENET0_TXD0_PIO1_6 N9X_MUX('1',6,9) /* PT1_6 */
|
||||
#define SAI1_RX_BCLK_PIO1_6 N9X_MUX('1',6,10) /* PT1_6 */
|
||||
#define CAN1_TXD_PIO1_6 N9X_MUX('1',6,11) /* PT1_6 */
|
||||
#define PIO1_7 N9X_MUX('1',7,0) /* PT1_7 */
|
||||
#define WUU0_IN9_PIO1_7 N9X_MUX('1',7,0) /* PT1_7 */
|
||||
#define TSI0_CH7_PIO1_7 N9X_MUX('1',7,0) /* PT1_7 */
|
||||
#define ADC0_A23_PIO1_7 N9X_MUX('1',7,0) /* PT1_7 */
|
||||
#define TRIG_OUT2_PIO1_7 N9X_MUX('1',7,1) /* PT1_7 */
|
||||
#define FC5_P3_PIO1_7 N9X_MUX('1',7,3) /* PT1_7 */
|
||||
#define CT_INP7_PIO1_7 N9X_MUX('1',7,4) /* PT1_7 */
|
||||
#define SCT0_IN1_PIO1_7 N9X_MUX('1',7,5) /* PT1_7 */
|
||||
#define FLEXIO0_D15_PIO1_7 N9X_MUX('1',7,6) /* PT1_7 */
|
||||
#define PLU_CLK_PIO1_7 N9X_MUX('1',7,8) /* PT1_7 */
|
||||
#define ENET0_TXD1_PIO1_7 N9X_MUX('1',7,9) /* PT1_7 */
|
||||
#define SAI1_RX_FS_PIO1_7 N9X_MUX('1',7,10) /* PT1_7 */
|
||||
#define CAN1_RXD_PIO1_7 N9X_MUX('1',7,11) /* PT1_7 */
|
||||
#define PIO1_8 N9X_MUX('1',8,0) /* PT1_8 */
|
||||
#define WUU0_IN10_PIO1_8 N9X_MUX('1',8,0) /* PT1_8 */
|
||||
#define TSI0_CH17_PIO1_8 N9X_MUX('1',8,0) /* PT1_8 */
|
||||
#define ADC1_A8_PIO1_8 N9X_MUX('1',8,0) /* PT1_8 */
|
||||
#define TRACE_DATA0_PIO1_8 N9X_MUX('1',8,1) /* PT1_8 */
|
||||
#define FC4_P0_PIO1_8 N9X_MUX('1',8,2) /* PT1_8 */
|
||||
#define FC5_P4_PIO1_8 N9X_MUX('1',8,3) /* PT1_8 */
|
||||
#define CT_INP8_PIO1_8 N9X_MUX('1',8,4) /* PT1_8 */
|
||||
#define SCT0_OUT2_PIO1_8 N9X_MUX('1',8,5) /* PT1_8 */
|
||||
#define FLEXIO0_D16_PIO1_8 N9X_MUX('1',8,6) /* PT1_8 */
|
||||
#define PLU_OUT0_PIO1_8 N9X_MUX('1',8,8) /* PT1_8 */
|
||||
#define ENET0_TXD2_PIO1_8 N9X_MUX('1',8,9) /* PT1_8 */
|
||||
#define I3C1_SDA_PIO1_8 N9X_MUX('1',8,10) /* PT1_8 */
|
||||
#define ADC1_A9_PIO1_9 N9X_MUX('1',9,0) /* PT1_9 */
|
||||
#define PIO1_9 N9X_MUX('1',9,0) /* PT1_9 */
|
||||
#define TSI0_CH18_PIO1_9 N9X_MUX('1',9,0) /* PT1_9 */
|
||||
#define TRACE_DATA1_PIO1_9 N9X_MUX('1',9,1) /* PT1_9 */
|
||||
#define FC4_P1_PIO1_9 N9X_MUX('1',9,2) /* PT1_9 */
|
||||
#define FC5_P5_PIO1_9 N9X_MUX('1',9,3) /* PT1_9 */
|
||||
#define CT_INP9_PIO1_9 N9X_MUX('1',9,4) /* PT1_9 */
|
||||
#define SCT0_OUT3_PIO1_9 N9X_MUX('1',9,5) /* PT1_9 */
|
||||
#define FLEXIO0_D17_PIO1_9 N9X_MUX('1',9,6) /* PT1_9 */
|
||||
#define PLU_OUT1_PIO1_9 N9X_MUX('1',9,8) /* PT1_9 */
|
||||
#define ENET0_TXD3_PIO1_9 N9X_MUX('1',9,9) /* PT1_9 */
|
||||
#define I3C1_SCL_PIO1_9 N9X_MUX('1',9,10) /* PT1_9 */
|
||||
#define PIO1_10 N9X_MUX('1',10,0) /* PT1_10 */
|
||||
#define TSI0_CH19_PIO1_10 N9X_MUX('1',10,0) /* PT1_10 */
|
||||
#define ADC1_A10_PIO1_10 N9X_MUX('1',10,0) /* PT1_10 */
|
||||
#define TRACE_DATA2_PIO1_10 N9X_MUX('1',10,1) /* PT1_10 */
|
||||
#define FC4_P2_PIO1_10 N9X_MUX('1',10,2) /* PT1_10 */
|
||||
#define FC5_P6_PIO1_10 N9X_MUX('1',10,3) /* PT1_10 */
|
||||
#define CT2_MAT0_PIO1_10 N9X_MUX('1',10,4) /* PT1_10 */
|
||||
#define SCT0_IN2_PIO1_10 N9X_MUX('1',10,5) /* PT1_10 */
|
||||
#define FLEXIO0_D18_PIO1_10 N9X_MUX('1',10,6) /* PT1_10 */
|
||||
#define PLU_IN0_PIO1_10 N9X_MUX('1',10,8) /* PT1_10 */
|
||||
#define ENET0_TXER_PIO1_10 N9X_MUX('1',10,9) /* PT1_10 */
|
||||
#define CAN0_TXD_PIO1_10 N9X_MUX('1',10,11) /* PT1_10 */
|
||||
#define PIO1_11 N9X_MUX('1',11,0) /* PT1_11 */
|
||||
#define WUU0_IN11_PIO1_11 N9X_MUX('1',11,0) /* PT1_11 */
|
||||
#define TSI0_CH20_PIO1_11 N9X_MUX('1',11,0) /* PT1_11 */
|
||||
#define ADC1_A11_PIO1_11 N9X_MUX('1',11,0) /* PT1_11 */
|
||||
#define TRACE_DATA3_PIO1_11 N9X_MUX('1',11,1) /* PT1_11 */
|
||||
#define FC4_P3_PIO1_11 N9X_MUX('1',11,2) /* PT1_11 */
|
||||
#define CT2_MAT1_PIO1_11 N9X_MUX('1',11,4) /* PT1_11 */
|
||||
#define SCT0_IN3_PIO1_11 N9X_MUX('1',11,5) /* PT1_11 */
|
||||
#define FLEXIO0_D19_PIO1_11 N9X_MUX('1',11,6) /* PT1_11 */
|
||||
#define PLU_IN1_PIO1_11 N9X_MUX('1',11,8) /* PT1_11 */
|
||||
#define ENET0_RX_CLK_PIO1_11 N9X_MUX('1',11,9) /* PT1_11 */
|
||||
#define I3C1_PUR_PIO1_11 N9X_MUX('1',11,10) /* PT1_11 */
|
||||
#define CAN0_RXD_PIO1_11 N9X_MUX('1',11,11) /* PT1_11 */
|
||||
#define PIO1_12 N9X_MUX('1',12,0) /* PT1_12 */
|
||||
#define TSI0_CH21_PIO1_12 N9X_MUX('1',12,0) /* PT1_12 */
|
||||
#define ADC1_A12_PIO1_12 N9X_MUX('1',12,0) /* PT1_12 */
|
||||
#define WUU0_IN12_PIO1_12 N9X_MUX('1',12,0) /* PT1_12 */
|
||||
#define TRACE_CLK_PIO1_12 N9X_MUX('1',12,1) /* PT1_12 */
|
||||
#define FC4_P4_PIO1_12 N9X_MUX('1',12,2) /* PT1_12 */
|
||||
#define FC3_P0_PIO1_12 N9X_MUX('1',12,3) /* PT1_12 */
|
||||
#define CT2_MAT2_PIO1_12 N9X_MUX('1',12,4) /* PT1_12 */
|
||||
#define SCT0_OUT4_PIO1_12 N9X_MUX('1',12,5) /* PT1_12 */
|
||||
#define FLEXIO0_D20_PIO1_12 N9X_MUX('1',12,6) /* PT1_12 */
|
||||
#define PLU_OUT2_PIO1_12 N9X_MUX('1',12,8) /* PT1_12 */
|
||||
#define ENET0_RXER_PIO1_12 N9X_MUX('1',12,9) /* PT1_12 */
|
||||
#define CAN1_RXD_PIO1_12 N9X_MUX('1',12,11) /* PT1_12 */
|
||||
#define PIO1_13 N9X_MUX('1',13,0) /* PT1_13 */
|
||||
#define ADC1_A13_PIO1_13 N9X_MUX('1',13,0) /* PT1_13 */
|
||||
#define TSI0_CH22_PIO1_13 N9X_MUX('1',13,0) /* PT1_13 */
|
||||
#define TRIG_IN3_PIO1_13 N9X_MUX('1',13,1) /* PT1_13 */
|
||||
#define FC4_P5_PIO1_13 N9X_MUX('1',13,2) /* PT1_13 */
|
||||
#define FC3_P1_PIO1_13 N9X_MUX('1',13,3) /* PT1_13 */
|
||||
#define CT2_MAT3_PIO1_13 N9X_MUX('1',13,4) /* PT1_13 */
|
||||
#define SCT0_OUT5_PIO1_13 N9X_MUX('1',13,5) /* PT1_13 */
|
||||
#define FLEXIO0_D21_PIO1_13 N9X_MUX('1',13,6) /* PT1_13 */
|
||||
#define PLU_OUT3_PIO1_13 N9X_MUX('1',13,8) /* PT1_13 */
|
||||
#define ENET0_RXDV_PIO1_13 N9X_MUX('1',13,9) /* PT1_13 */
|
||||
#define CAN1_TXD_PIO1_13 N9X_MUX('1',13,11) /* PT1_13 */
|
||||
#define PIO1_14 N9X_MUX('1',14,0) /* PT1_14 */
|
||||
#define TSI0_CH23_PIO1_14 N9X_MUX('1',14,0) /* PT1_14 */
|
||||
#define ADC1_A14_PIO1_14 N9X_MUX('1',14,0) /* PT1_14 */
|
||||
#define FC4_P6_PIO1_14 N9X_MUX('1',14,2) /* PT1_14 */
|
||||
#define FC3_P2_PIO1_14 N9X_MUX('1',14,3) /* PT1_14 */
|
||||
#define CT_INP10_PIO1_14 N9X_MUX('1',14,4) /* PT1_14 */
|
||||
#define SCT0_IN4_PIO1_14 N9X_MUX('1',14,5) /* PT1_14 */
|
||||
#define FLEXIO0_D22_PIO1_14 N9X_MUX('1',14,6) /* PT1_14 */
|
||||
#define PLU_IN2_PIO1_14 N9X_MUX('1',14,8) /* PT1_14 */
|
||||
#define ENET0_RXD0_PIO1_14 N9X_MUX('1',14,9) /* PT1_14 */
|
||||
#define PIO1_15 N9X_MUX('1',15,0) /* PT1_15 */
|
||||
#define ADC1_A15_PIO1_15 N9X_MUX('1',15,0) /* PT1_15 */
|
||||
#define WUU0_IN13_PIO1_15 N9X_MUX('1',15,0) /* PT1_15 */
|
||||
#define TSI0_CH24_PIO1_15 N9X_MUX('1',15,0) /* PT1_15 */
|
||||
#define FC3_P3_PIO1_15 N9X_MUX('1',15,3) /* PT1_15 */
|
||||
#define CT_INP11_PIO1_15 N9X_MUX('1',15,4) /* PT1_15 */
|
||||
#define SCT0_IN5_PIO1_15 N9X_MUX('1',15,5) /* PT1_15 */
|
||||
#define FLEXIO0_D23_PIO1_15 N9X_MUX('1',15,6) /* PT1_15 */
|
||||
#define PLU_IN3_PIO1_15 N9X_MUX('1',15,8) /* PT1_15 */
|
||||
#define ENET0_RXD1_PIO1_15 N9X_MUX('1',15,9) /* PT1_15 */
|
||||
#define I3C1_PUR_PIO1_15 N9X_MUX('1',15,10) /* PT1_15 */
|
||||
#define PIO1_30 N9X_MUX('1',30,0) /* PT1_30 */
|
||||
#define XTAL48M_PIO1_30 N9X_MUX('1',30,0) /* PT1_30 */
|
||||
#define TRIG_OUT3_PIO1_30 N9X_MUX('1',30,1) /* PT1_30 */
|
||||
#define CT_INP16_PIO1_30 N9X_MUX('1',30,4) /* PT1_30 */
|
||||
#define SCT0_OUT8_PIO1_30 N9X_MUX('1',30,5) /* PT1_30 */
|
||||
#define SAI0_MCLK_PIO1_30 N9X_MUX('1',30,10) /* PT1_30 */
|
||||
#define EXTAL48M_PIO1_31 N9X_MUX('1',31,0) /* PT1_31 */
|
||||
#define PIO1_31 N9X_MUX('1',31,0) /* PT1_31 */
|
||||
#define TRIG_IN4_PIO1_31 N9X_MUX('1',31,1) /* PT1_31 */
|
||||
#define CT_INP17_PIO1_31 N9X_MUX('1',31,4) /* PT1_31 */
|
||||
#define SCT0_OUT9_PIO1_31 N9X_MUX('1',31,5) /* PT1_31 */
|
||||
#define PIO2_0 N9X_MUX('2',0,0) /* PT2_0 */
|
||||
#define TRIG_IN5_PIO2_0 N9X_MUX('2',0,1) /* PT2_0 */
|
||||
#define FC9_P6_PIO2_0 N9X_MUX('2',0,2) /* PT2_0 */
|
||||
#define SDHC0_D5_PIO2_0 N9X_MUX('2',0,3) /* PT2_0 */
|
||||
#define SCT0_IN0_PIO2_0 N9X_MUX('2',0,4) /* PT2_0 */
|
||||
#define PWM1_A3_PIO2_0 N9X_MUX('2',0,5) /* PT2_0 */
|
||||
#define FLEXIO0_D8_PIO2_0 N9X_MUX('2',0,6) /* PT2_0 */
|
||||
#define FLEXSPI0_B_SS1_b_PIO2_0 N9X_MUX('2',0,8) /* PT2_0 */
|
||||
#define SAI0_RX_BCLK_PIO2_0 N9X_MUX('2',0,10) /* PT2_0 */
|
||||
#define PIO2_1 N9X_MUX('2',1,0) /* PT2_1 */
|
||||
#define TRACE_CLK_PIO2_1 N9X_MUX('2',1,1) /* PT2_1 */
|
||||
#define SDHC0_D4_PIO2_1 N9X_MUX('2',1,3) /* PT2_1 */
|
||||
#define SCT0_IN1_PIO2_1 N9X_MUX('2',1,4) /* PT2_1 */
|
||||
#define PWM1_B3_PIO2_1 N9X_MUX('2',1,5) /* PT2_1 */
|
||||
#define FLEXIO0_D9_PIO2_1 N9X_MUX('2',1,6) /* PT2_1 */
|
||||
#define FLEXSPI0_B_DQS_PIO2_1 N9X_MUX('2',1,8) /* PT2_1 */
|
||||
#define SINC0_MCLK_OUT0_PIO2_1 N9X_MUX('2',1,9) /* PT2_1 */
|
||||
#define SAI0_RX_FS_PIO2_1 N9X_MUX('2',1,10) /* PT2_1 */
|
||||
#define WUU0_IN16_PIO2_2 N9X_MUX('2',2,0) /* PT2_2 */
|
||||
#define PIO2_2 N9X_MUX('2',2,0) /* PT2_2 */
|
||||
#define CLKOUT_PIO2_2 N9X_MUX('2',2,1) /* PT2_2 */
|
||||
#define FC9_P3_PIO2_2 N9X_MUX('2',2,2) /* PT2_2 */
|
||||
#define SDHC0_D1_PIO2_2 N9X_MUX('2',2,3) /* PT2_2 */
|
||||
#define SCT0_OUT0_PIO2_2 N9X_MUX('2',2,4) /* PT2_2 */
|
||||
#define PWM1_A2_PIO2_2 N9X_MUX('2',2,5) /* PT2_2 */
|
||||
#define FLEXIO0_D10_PIO2_2 N9X_MUX('2',2,6) /* PT2_2 */
|
||||
#define FLEXSPI0_B_SS0_b_PIO2_2 N9X_MUX('2',2,8) /* PT2_2 */
|
||||
#define SINC0_MCLK0_PIO2_2 N9X_MUX('2',2,9) /* PT2_2 */
|
||||
#define SAI0_TXD0_PIO2_2 N9X_MUX('2',2,10) /* PT2_2 */
|
||||
#define PIO2_3 N9X_MUX('2',3,0) /* PT2_3 */
|
||||
#define FC9_P1_PIO2_3 N9X_MUX('2',3,2) /* PT2_3 */
|
||||
#define SDHC0_D0_PIO2_3 N9X_MUX('2',3,3) /* PT2_3 */
|
||||
#define SCT0_OUT1_PIO2_3 N9X_MUX('2',3,4) /* PT2_3 */
|
||||
#define PWM1_B2_PIO2_3 N9X_MUX('2',3,5) /* PT2_3 */
|
||||
#define FLEXIO0_D11_PIO2_3 N9X_MUX('2',3,6) /* PT2_3 */
|
||||
#define FLEXSPI0_B_SCLK_PIO2_3 N9X_MUX('2',3,8) /* PT2_3 */
|
||||
#define SINC0_MBIT0_PIO2_3 N9X_MUX('2',3,9) /* PT2_3 */
|
||||
#define SAI0_RXD0_PIO2_3 N9X_MUX('2',3,10) /* PT2_3 */
|
||||
#define PIO2_4 N9X_MUX('2',4,0) /* PT2_4 */
|
||||
#define WUU0_IN17_PIO2_4 N9X_MUX('2',4,0) /* PT2_4 */
|
||||
#define FC9_P0_PIO2_4 N9X_MUX('2',4,2) /* PT2_4 */
|
||||
#define SDHC0_CLK_PIO2_4 N9X_MUX('2',4,3) /* PT2_4 */
|
||||
#define SCT0_OUT2_PIO2_4 N9X_MUX('2',4,4) /* PT2_4 */
|
||||
#define PWM1_A1_PIO2_4 N9X_MUX('2',4,5) /* PT2_4 */
|
||||
#define FLEXIO0_D12_PIO2_4 N9X_MUX('2',4,6) /* PT2_4 */
|
||||
#define FLEXSPI0_B_DATA0_PIO2_4 N9X_MUX('2',4,8) /* PT2_4 */
|
||||
#define SINC0_MCLK1_PIO2_4 N9X_MUX('2',4,9) /* PT2_4 */
|
||||
#define SAI0_RXD1_PIO2_4 N9X_MUX('2',4,10) /* PT2_4 */
|
||||
#define PIO2_5 N9X_MUX('2',5,0) /* PT2_5 */
|
||||
#define TRIG_OUT3_PIO2_5 N9X_MUX('2',5,1) /* PT2_5 */
|
||||
#define FC9_P2_PIO2_5 N9X_MUX('2',5,2) /* PT2_5 */
|
||||
#define SDHC0_CMD_PIO2_5 N9X_MUX('2',5,3) /* PT2_5 */
|
||||
#define SCT0_OUT3_PIO2_5 N9X_MUX('2',5,4) /* PT2_5 */
|
||||
#define PWM1_B1_PIO2_5 N9X_MUX('2',5,5) /* PT2_5 */
|
||||
#define FLEXIO0_D13_PIO2_5 N9X_MUX('2',5,6) /* PT2_5 */
|
||||
#define FLEXSPI0_B_DATA1_PIO2_5 N9X_MUX('2',5,8) /* PT2_5 */
|
||||
#define SINC0_MBIT1_PIO2_5 N9X_MUX('2',5,9) /* PT2_5 */
|
||||
#define SAI0_TXD1_PIO2_5 N9X_MUX('2',5,10) /* PT2_5 */
|
||||
#define PIO2_6 N9X_MUX('2',6,0) /* PT2_6 */
|
||||
#define TRIG_IN4_PIO2_6 N9X_MUX('2',6,1) /* PT2_6 */
|
||||
#define FC9_P4_PIO2_6 N9X_MUX('2',6,2) /* PT2_6 */
|
||||
#define SDHC0_D3_PIO2_6 N9X_MUX('2',6,3) /* PT2_6 */
|
||||
#define SCT0_OUT4_PIO2_6 N9X_MUX('2',6,4) /* PT2_6 */
|
||||
#define PWM1_A0_PIO2_6 N9X_MUX('2',6,5) /* PT2_6 */
|
||||
#define FLEXIO0_D14_PIO2_6 N9X_MUX('2',6,6) /* PT2_6 */
|
||||
#define FLEXSPI0_B_DATA2_PIO2_6 N9X_MUX('2',6,8) /* PT2_6 */
|
||||
#define SINC0_MCLK2_PIO2_6 N9X_MUX('2',6,9) /* PT2_6 */
|
||||
#define SAI0_TX_BCLK_PIO2_6 N9X_MUX('2',6,10) /* PT2_6 */
|
||||
#define PIO2_7 N9X_MUX('2',7,0) /* PT2_7 */
|
||||
#define TRIG_IN5_PIO2_7 N9X_MUX('2',7,1) /* PT2_7 */
|
||||
#define FC9_P5_PIO2_7 N9X_MUX('2',7,2) /* PT2_7 */
|
||||
#define SDHC0_D2_PIO2_7 N9X_MUX('2',7,3) /* PT2_7 */
|
||||
#define SCT0_OUT5_PIO2_7 N9X_MUX('2',7,4) /* PT2_7 */
|
||||
#define PWM1_B0_PIO2_7 N9X_MUX('2',7,5) /* PT2_7 */
|
||||
#define FLEXIO0_D15_PIO2_7 N9X_MUX('2',7,6) /* PT2_7 */
|
||||
#define FLEXSPI0_B_DATA3_PIO2_7 N9X_MUX('2',7,8) /* PT2_7 */
|
||||
#define SINC0_MBIT2_PIO2_7 N9X_MUX('2',7,9) /* PT2_7 */
|
||||
#define SAI0_TX_FS_PIO2_7 N9X_MUX('2',7,10) /* PT2_7 */
|
||||
#define PIO3_0 N9X_MUX('3',0,0) /* PT3_0 */
|
||||
#define WUU0_IN22_PIO3_0 N9X_MUX('3',0,0) /* PT3_0 */
|
||||
#define TRIG_IN0_PIO3_0 N9X_MUX('3',0,1) /* PT3_0 */
|
||||
#define FC7_P3_PIO3_0 N9X_MUX('3',0,3) /* PT3_0 */
|
||||
#define CT_INP16_PIO3_0 N9X_MUX('3',0,4) /* PT3_0 */
|
||||
#define PWM0_A0_PIO3_0 N9X_MUX('3',0,5) /* PT3_0 */
|
||||
#define FLEXIO0_D8_PIO3_0 N9X_MUX('3',0,6) /* PT3_0 */
|
||||
#define FLEXSPI0_A_SS0_b_PIO3_0 N9X_MUX('3',0,8) /* PT3_0 */
|
||||
#define PIO3_1 N9X_MUX('3',1,0) /* PT3_1 */
|
||||
#define TRIG_IN1_PIO3_1 N9X_MUX('3',1,1) /* PT3_1 */
|
||||
#define FC6_P0_PIO3_1 N9X_MUX('3',1,2) /* PT3_1 */
|
||||
#define FC7_P6_PIO3_1 N9X_MUX('3',1,3) /* PT3_1 */
|
||||
#define CT_INP17_PIO3_1 N9X_MUX('3',1,4) /* PT3_1 */
|
||||
#define PWM0_B0_PIO3_1 N9X_MUX('3',1,5) /* PT3_1 */
|
||||
#define FLEXIO0_D9_PIO3_1 N9X_MUX('3',1,6) /* PT3_1 */
|
||||
#define FLEXSPI0_A_SS1_b_PIO3_1 N9X_MUX('3',1,8) /* PT3_1 */
|
||||
#define FREQME_CLK_OUT0_PIO3_1 N9X_MUX('3',1,12) /* PT3_1 */
|
||||
#define PIO3_6 N9X_MUX('3',6,0) /* PT3_6 */
|
||||
#define CLKOUT_PIO3_6 N9X_MUX('3',6,1) /* PT3_6 */
|
||||
#define FC6_P1_PIO3_6 N9X_MUX('3',6,2) /* PT3_6 */
|
||||
#define CT4_MAT2_PIO3_6 N9X_MUX('3',6,4) /* PT3_6 */
|
||||
#define PWM0_A1_PIO3_6 N9X_MUX('3',6,5) /* PT3_6 */
|
||||
#define FLEXIO0_D14_PIO3_6 N9X_MUX('3',6,6) /* PT3_6 */
|
||||
#define FLEXSPI0_A_DQS_PIO3_6 N9X_MUX('3',6,8) /* PT3_6 */
|
||||
#define SIM1_VCCEN_PIO3_6 N9X_MUX('3',6,9) /* PT3_6 */
|
||||
#define SAI1_MCLK_PIO3_6 N9X_MUX('3',6,10) /* PT3_6 */
|
||||
#define FREQME_CLK_OUT1_PIO3_6 N9X_MUX('3',6,12) /* PT3_6 */
|
||||
#define PIO3_7 N9X_MUX('3',7,0) /* PT3_7 */
|
||||
#define FC6_P6_PIO3_7 N9X_MUX('3',7,2) /* PT3_7 */
|
||||
#define FC7_P1_PIO3_7 N9X_MUX('3',7,3) /* PT3_7 */
|
||||
#define CT4_MAT3_PIO3_7 N9X_MUX('3',7,4) /* PT3_7 */
|
||||
#define PWM0_B1_PIO3_7 N9X_MUX('3',7,5) /* PT3_7 */
|
||||
#define FLEXIO0_D15_PIO3_7 N9X_MUX('3',7,6) /* PT3_7 */
|
||||
#define FLEXSPI0_A_SCLK_PIO3_7 N9X_MUX('3',7,8) /* PT3_7 */
|
||||
#define SIM0_VCCEN_PIO3_7 N9X_MUX('3',7,9) /* PT3_7 */
|
||||
#define SAI0_MCLK_PIO3_7 N9X_MUX('3',7,10) /* PT3_7 */
|
||||
#define WUU0_IN23_PIO3_8 N9X_MUX('3',8,0) /* PT3_8 */
|
||||
#define PIO3_8 N9X_MUX('3',8,0) /* PT3_8 */
|
||||
#define FC6_P4_PIO3_8 N9X_MUX('3',8,2) /* PT3_8 */
|
||||
#define FC7_P0_PIO3_8 N9X_MUX('3',8,3) /* PT3_8 */
|
||||
#define CT_INP4_PIO3_8 N9X_MUX('3',8,4) /* PT3_8 */
|
||||
#define PWM0_A2_PIO3_8 N9X_MUX('3',8,5) /* PT3_8 */
|
||||
#define FLEXIO0_D16_PIO3_8 N9X_MUX('3',8,6) /* PT3_8 */
|
||||
#define FLEXSPI0_A_DATA0_PIO3_8 N9X_MUX('3',8,8) /* PT3_8 */
|
||||
#define SIM0_PD_PIO3_8 N9X_MUX('3',8,9) /* PT3_8 */
|
||||
#define SAI0_TX_BCLK_PIO3_8 N9X_MUX('3',8,10) /* PT3_8 */
|
||||
#define PIO3_9 N9X_MUX('3',9,0) /* PT3_9 */
|
||||
#define FC6_P5_PIO3_9 N9X_MUX('3',9,2) /* PT3_9 */
|
||||
#define FC7_P2_PIO3_9 N9X_MUX('3',9,3) /* PT3_9 */
|
||||
#define CT_INP5_PIO3_9 N9X_MUX('3',9,4) /* PT3_9 */
|
||||
#define PWM0_B2_PIO3_9 N9X_MUX('3',9,5) /* PT3_9 */
|
||||
#define FLEXIO0_D17_PIO3_9 N9X_MUX('3',9,6) /* PT3_9 */
|
||||
#define FLEXSPI0_A_DATA1_PIO3_9 N9X_MUX('3',9,8) /* PT3_9 */
|
||||
#define SIM0_RST_PIO3_9 N9X_MUX('3',9,9) /* PT3_9 */
|
||||
#define SAI0_TX_FS_PIO3_9 N9X_MUX('3',9,10) /* PT3_9 */
|
||||
#define PIO3_10 N9X_MUX('3',10,0) /* PT3_10 */
|
||||
#define FC6_P2_PIO3_10 N9X_MUX('3',10,2) /* PT3_10 */
|
||||
#define FC7_P4_PIO3_10 N9X_MUX('3',10,3) /* PT3_10 */
|
||||
#define CT1_MAT0_PIO3_10 N9X_MUX('3',10,4) /* PT3_10 */
|
||||
#define PWM0_A3_PIO3_10 N9X_MUX('3',10,5) /* PT3_10 */
|
||||
#define FLEXIO0_D18_PIO3_10 N9X_MUX('3',10,6) /* PT3_10 */
|
||||
#define FLEXSPI0_A_DATA2_PIO3_10 N9X_MUX('3',10,8) /* PT3_10 */
|
||||
#define SIM0_CLK_PIO3_10 N9X_MUX('3',10,9) /* PT3_10 */
|
||||
#define SAI0_TXD0_PIO3_10 N9X_MUX('3',10,10) /* PT3_10 */
|
||||
#define WUU0_IN24_PIO3_11 N9X_MUX('3',11,0) /* PT3_11 */
|
||||
#define PIO3_11 N9X_MUX('3',11,0) /* PT3_11 */
|
||||
#define FC6_P3_PIO3_11 N9X_MUX('3',11,2) /* PT3_11 */
|
||||
#define FC7_P5_PIO3_11 N9X_MUX('3',11,3) /* PT3_11 */
|
||||
#define CT1_MAT1_PIO3_11 N9X_MUX('3',11,4) /* PT3_11 */
|
||||
#define PWM0_B3_PIO3_11 N9X_MUX('3',11,5) /* PT3_11 */
|
||||
#define FLEXIO0_D19_PIO3_11 N9X_MUX('3',11,6) /* PT3_11 */
|
||||
#define FLEXSPI0_A_DATA3_PIO3_11 N9X_MUX('3',11,8) /* PT3_11 */
|
||||
#define SIM0_IO_PIO3_11 N9X_MUX('3',11,9) /* PT3_11 */
|
||||
#define SAI0_RXD0_PIO3_11 N9X_MUX('3',11,10) /* PT3_11 */
|
||||
#define PIO3_12 N9X_MUX('3',12,0) /* PT3_12 */
|
||||
#define FC7_P4_PIO3_12 N9X_MUX('3',12,2) /* PT3_12 */
|
||||
#define FC6_P4_PIO3_12 N9X_MUX('3',12,3) /* PT3_12 */
|
||||
#define CT1_MAT2_PIO3_12 N9X_MUX('3',12,4) /* PT3_12 */
|
||||
#define PWM1_A0_PIO3_12 N9X_MUX('3',12,5) /* PT3_12 */
|
||||
#define FLEXIO0_D20_PIO3_12 N9X_MUX('3',12,6) /* PT3_12 */
|
||||
#define FLEXSPI0_A_DATA4_PIO3_12 N9X_MUX('3',12,8) /* PT3_12 */
|
||||
#define SAI0_RXD1_PIO3_12 N9X_MUX('3',12,10) /* PT3_12 */
|
||||
#define PIO3_13 N9X_MUX('3',13,0) /* PT3_13 */
|
||||
#define FC7_P5_PIO3_13 N9X_MUX('3',13,2) /* PT3_13 */
|
||||
#define FC6_P5_PIO3_13 N9X_MUX('3',13,3) /* PT3_13 */
|
||||
#define CT1_MAT3_PIO3_13 N9X_MUX('3',13,4) /* PT3_13 */
|
||||
#define PWM1_B0_PIO3_13 N9X_MUX('3',13,5) /* PT3_13 */
|
||||
#define FLEXIO0_D21_PIO3_13 N9X_MUX('3',13,6) /* PT3_13 */
|
||||
#define FLEXSPI0_A_DATA5_PIO3_13 N9X_MUX('3',13,8) /* PT3_13 */
|
||||
#define SAI0_TXD1_PIO3_13 N9X_MUX('3',13,10) /* PT3_13 */
|
||||
#define WUU0_IN25_PIO3_14 N9X_MUX('3',14,0) /* PT3_14 */
|
||||
#define PIO3_14 N9X_MUX('3',14,0) /* PT3_14 */
|
||||
#define FC8_P0_PIO3_14 N9X_MUX('3',14,2) /* PT3_14 */
|
||||
#define CT_INP6_PIO3_14 N9X_MUX('3',14,4) /* PT3_14 */
|
||||
#define PWM1_A1_PIO3_14 N9X_MUX('3',14,5) /* PT3_14 */
|
||||
#define FLEXIO0_D22_PIO3_14 N9X_MUX('3',14,6) /* PT3_14 */
|
||||
#define FLEXSPI0_A_DATA6_PIO3_14 N9X_MUX('3',14,8) /* PT3_14 */
|
||||
#define SAI0_RX_BCLK_PIO3_14 N9X_MUX('3',14,10) /* PT3_14 */
|
||||
#define PIO3_15 N9X_MUX('3',15,0) /* PT3_15 */
|
||||
#define FC8_P1_PIO3_15 N9X_MUX('3',15,2) /* PT3_15 */
|
||||
#define CT_INP7_PIO3_15 N9X_MUX('3',15,4) /* PT3_15 */
|
||||
#define PWM1_B1_PIO3_15 N9X_MUX('3',15,5) /* PT3_15 */
|
||||
#define FLEXIO0_D23_PIO3_15 N9X_MUX('3',15,6) /* PT3_15 */
|
||||
#define FLEXSPI0_A_DATA7_PIO3_15 N9X_MUX('3',15,8) /* PT3_15 */
|
||||
#define SAI0_RX_FS_PIO3_15 N9X_MUX('3',15,10) /* PT3_15 */
|
||||
#define PIO3_16 N9X_MUX('3',16,0) /* PT3_16 */
|
||||
#define FC8_P2_PIO3_16 N9X_MUX('3',16,2) /* PT3_16 */
|
||||
#define CT_INP8_PIO3_16 N9X_MUX('3',16,4) /* PT3_16 */
|
||||
#define PWM1_A2_PIO3_16 N9X_MUX('3',16,5) /* PT3_16 */
|
||||
#define FLEXIO0_D24_PIO3_16 N9X_MUX('3',16,6) /* PT3_16 */
|
||||
#define SIM0_CLK_PIO3_16 N9X_MUX('3',16,9) /* PT3_16 */
|
||||
#define SAI1_TX_BCLK_PIO3_16 N9X_MUX('3',16,10) /* PT3_16 */
|
||||
#define PIO3_17 N9X_MUX('3',17,0) /* PT3_17 */
|
||||
#define WUU0_IN26_PIO3_17 N9X_MUX('3',17,0) /* PT3_17 */
|
||||
#define FC8_P3_PIO3_17 N9X_MUX('3',17,2) /* PT3_17 */
|
||||
#define CT_INP9_PIO3_17 N9X_MUX('3',17,4) /* PT3_17 */
|
||||
#define PWM1_B2_PIO3_17 N9X_MUX('3',17,5) /* PT3_17 */
|
||||
#define FLEXIO0_D25_PIO3_17 N9X_MUX('3',17,6) /* PT3_17 */
|
||||
#define SIM0_IO_PIO3_17 N9X_MUX('3',17,9) /* PT3_17 */
|
||||
#define SAI1_TX_FS_PIO3_17 N9X_MUX('3',17,10) /* PT3_17 */
|
||||
#define WUU0_IN27_PIO3_20 N9X_MUX('3',20,0) /* PT3_20 */
|
||||
#define PIO3_20 N9X_MUX('3',20,0) /* PT3_20 */
|
||||
#define TRIG_OUT0_PIO3_20 N9X_MUX('3',20,1) /* PT3_20 */
|
||||
#define FC8_P4_PIO3_20 N9X_MUX('3',20,2) /* PT3_20 */
|
||||
#define FC6_P0_PIO3_20 N9X_MUX('3',20,3) /* PT3_20 */
|
||||
#define CT2_MAT2_PIO3_20 N9X_MUX('3',20,4) /* PT3_20 */
|
||||
#define PWM1_A3_PIO3_20 N9X_MUX('3',20,5) /* PT3_20 */
|
||||
#define FLEXIO0_D28_PIO3_20 N9X_MUX('3',20,6) /* PT3_20 */
|
||||
#define SIM0_PD_PIO3_20 N9X_MUX('3',20,9) /* PT3_20 */
|
||||
#define SAI1_TXD0_PIO3_20 N9X_MUX('3',20,10) /* PT3_20 */
|
||||
#define PIO3_21 N9X_MUX('3',21,0) /* PT3_21 */
|
||||
#define TRIG_OUT1_PIO3_21 N9X_MUX('3',21,1) /* PT3_21 */
|
||||
#define FC8_P5_PIO3_21 N9X_MUX('3',21,2) /* PT3_21 */
|
||||
#define FC6_P1_PIO3_21 N9X_MUX('3',21,3) /* PT3_21 */
|
||||
#define CT2_MAT3_PIO3_21 N9X_MUX('3',21,4) /* PT3_21 */
|
||||
#define PWM1_B3_PIO3_21 N9X_MUX('3',21,5) /* PT3_21 */
|
||||
#define FLEXIO0_D29_PIO3_21 N9X_MUX('3',21,6) /* PT3_21 */
|
||||
#define SIM0_RST_PIO3_21 N9X_MUX('3',21,9) /* PT3_21 */
|
||||
#define SAI1_RXD0_PIO3_21 N9X_MUX('3',21,10) /* PT3_21 */
|
||||
#define ADC0_A0_PIO4_0 N9X_MUX('4',0,0) /* PT4_0 */
|
||||
#define PIO4_0 N9X_MUX('4',0,0) /* PT4_0 */
|
||||
#define WUU0_IN18_PIO4_0 N9X_MUX('4',0,0) /* PT4_0 */
|
||||
#define TRIG_IN6_PIO4_0 N9X_MUX('4',0,1) /* PT4_0 */
|
||||
#define FC2_P0_PIO4_0 N9X_MUX('4',0,2) /* PT4_0 */
|
||||
#define CT_INP16_PIO4_0 N9X_MUX('4',0,4) /* PT4_0 */
|
||||
#define PLU_IN0_PIO4_0 N9X_MUX('4',0,8) /* PT4_0 */
|
||||
#define SINC0_MCLK3_PIO4_0 N9X_MUX('4',0,9) /* PT4_0 */
|
||||
#define PIO4_1 N9X_MUX('4',1,0) /* PT4_1 */
|
||||
#define ADC0_B0_PIO4_1 N9X_MUX('4',1,0) /* PT4_1 */
|
||||
#define TRIG_IN7_PIO4_1 N9X_MUX('4',1,1) /* PT4_1 */
|
||||
#define FC2_P1_PIO4_1 N9X_MUX('4',1,2) /* PT4_1 */
|
||||
#define CT_INP17_PIO4_1 N9X_MUX('4',1,4) /* PT4_1 */
|
||||
#define PLU_IN1_PIO4_1 N9X_MUX('4',1,8) /* PT4_1 */
|
||||
#define PIO4_2 N9X_MUX('4',2,0) /* PT4_2 */
|
||||
#define ADC0_A4_PIO4_2 N9X_MUX('4',2,0) /* PT4_2 */
|
||||
#define CMP0_IN4N_PIO4_2 N9X_MUX('4',2,0) /* PT4_2 */
|
||||
#define CMP2_IN4N_PIO4_2 N9X_MUX('4',2,0) /* PT4_2 */
|
||||
#define ADC1_A4_PIO4_2 N9X_MUX('4',2,0) /* PT4_2 */
|
||||
#define DAC0_OUT_PIO4_2 N9X_MUX('4',2,0) /* PT4_2 */
|
||||
#define CMP1_IN4N_PIO4_2 N9X_MUX('4',2,0) /* PT4_2 */
|
||||
#define TRIG_IN6_PIO4_2 N9X_MUX('4',2,1) /* PT4_2 */
|
||||
#define FC2_P2_PIO4_2 N9X_MUX('4',2,2) /* PT4_2 */
|
||||
#define CT_INP12_PIO4_2 N9X_MUX('4',2,4) /* PT4_2 */
|
||||
#define PLU_IN2_PIO4_2 N9X_MUX('4',2,8) /* PT4_2 */
|
||||
#define SINC0_MBIT3_PIO4_2 N9X_MUX('4',2,9) /* PT4_2 */
|
||||
#define ADC1_B4_PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */
|
||||
#define PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */
|
||||
#define CMP1_IN5N_PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */
|
||||
#define ADC0_B4_PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */
|
||||
#define DAC1_OUT_PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */
|
||||
#define CMP2_IN5N_PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */
|
||||
#define CMP0_IN5N_PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */
|
||||
#define WUU0_IN19_PIO4_3 N9X_MUX('4',3,0) /* PT4_3 */
|
||||
#define TRIG_IN7_PIO4_3 N9X_MUX('4',3,1) /* PT4_3 */
|
||||
#define FC2_P3_PIO4_3 N9X_MUX('4',3,2) /* PT4_3 */
|
||||
#define CT_INP13_PIO4_3 N9X_MUX('4',3,4) /* PT4_3 */
|
||||
#define PLU_IN3_PIO4_3 N9X_MUX('4',3,8) /* PT4_3 */
|
||||
#define PIO4_4 N9X_MUX('4',4,0) /* PT4_4 */
|
||||
#define ADC1_A0_PIO4_4 N9X_MUX('4',4,0) /* PT4_4 */
|
||||
#define FC2_P4_PIO4_4 N9X_MUX('4',4,2) /* PT4_4 */
|
||||
#define CT_INP14_PIO4_4 N9X_MUX('4',4,4) /* PT4_4 */
|
||||
#define PLU_IN4_PIO4_4 N9X_MUX('4',4,8) /* PT4_4 */
|
||||
#define SINC0_MCLK4_PIO4_4 N9X_MUX('4',4,9) /* PT4_4 */
|
||||
#define PIO4_5 N9X_MUX('4',5,0) /* PT4_5 */
|
||||
#define ADC1_B0_PIO4_5 N9X_MUX('4',5,0) /* PT4_5 */
|
||||
#define FC2_P5_PIO4_5 N9X_MUX('4',5,2) /* PT4_5 */
|
||||
#define CT_INP15_PIO4_5 N9X_MUX('4',5,4) /* PT4_5 */
|
||||
#define PLU_IN5_PIO4_5 N9X_MUX('4',5,8) /* PT4_5 */
|
||||
#define SINC0_MBIT4_PIO4_5 N9X_MUX('4',5,9) /* PT4_5 */
|
||||
#define PIO4_6 N9X_MUX('4',6,0) /* PT4_6 */
|
||||
#define DAC2_OUT_PIO4_6 N9X_MUX('4',6,0) /* PT4_6 */
|
||||
#define ADC1_A3_PIO4_6 N9X_MUX('4',6,0) /* PT4_6 */
|
||||
#define ADC0_A3_PIO4_6 N9X_MUX('4',6,0) /* PT4_6 */
|
||||
#define TRIG_OUT4_PIO4_6 N9X_MUX('4',6,1) /* PT4_6 */
|
||||
#define FC2_P6_PIO4_6 N9X_MUX('4',6,2) /* PT4_6 */
|
||||
#define CT_INP18_PIO4_6 N9X_MUX('4',6,4) /* PT4_6 */
|
||||
#define PLU_CLK_PIO4_6 N9X_MUX('4',6,8) /* PT4_6 */
|
||||
#define PIO4_7 N9X_MUX('4',7,0) /* PT4_7 */
|
||||
#define VREFO_PIO4_7 N9X_MUX('4',7,0) /* PT4_7 */
|
||||
#define ADC0_A7_PIO4_7 N9X_MUX('4',7,0) /* PT4_7 */
|
||||
#define ADC1_A7_PIO4_7 N9X_MUX('4',7,0) /* PT4_7 */
|
||||
#define CT_INP19_PIO4_7 N9X_MUX('4',7,4) /* PT4_7 */
|
||||
#define ADC0_A5_PIO4_12 N9X_MUX('4',12,0) /* PT4_12 */
|
||||
#define PIO4_12 N9X_MUX('4',12,0) /* PT4_12 */
|
||||
#define OPAMP0_INP0_PIO4_12 N9X_MUX('4',12,0) /* PT4_12 */
|
||||
#define WUU0_IN20_PIO4_12 N9X_MUX('4',12,0) /* PT4_12 */
|
||||
#define ADC1_A5_PIO4_12 N9X_MUX('4',12,0) /* PT4_12 */
|
||||
#define USB0_VBUS_DET_PIO4_12 N9X_MUX('4',12,1) /* PT4_12 */
|
||||
#define FC2_P0_PIO4_12 N9X_MUX('4',12,2) /* PT4_12 */
|
||||
#define CT4_MAT0_PIO4_12 N9X_MUX('4',12,4) /* PT4_12 */
|
||||
#define FLEXIO0_D20_PIO4_12 N9X_MUX('4',12,6) /* PT4_12 */
|
||||
#define PLU_OUT0_PIO4_12 N9X_MUX('4',12,8) /* PT4_12 */
|
||||
#define SINC0_MCLK0_PIO4_12 N9X_MUX('4',12,9) /* PT4_12 */
|
||||
#define CAN0_RXD_PIO4_12 N9X_MUX('4',12,11) /* PT4_12 */
|
||||
#define OPAMP0_INN_PIO4_13 N9X_MUX('4',13,0) /* PT4_13 */
|
||||
#define OPAMP0_INP1_PIO4_13 N9X_MUX('4',13,0) /* PT4_13 */
|
||||
#define ADC1_B5_PIO4_13 N9X_MUX('4',13,0) /* PT4_13 */
|
||||
#define ADC0_B5_PIO4_13 N9X_MUX('4',13,0) /* PT4_13 */
|
||||
#define PIO4_13 N9X_MUX('4',13,0) /* PT4_13 */
|
||||
#define TRIG_IN8_PIO4_13 N9X_MUX('4',13,1) /* PT4_13 */
|
||||
#define FC2_P1_PIO4_13 N9X_MUX('4',13,2) /* PT4_13 */
|
||||
#define USB1_ID_PIO4_13 N9X_MUX('4',13,3) /* PT4_13 */
|
||||
#define CT4_MAT1_PIO4_13 N9X_MUX('4',13,4) /* PT4_13 */
|
||||
#define FLEXIO0_D21_PIO4_13 N9X_MUX('4',13,6) /* PT4_13 */
|
||||
#define PLU_OUT1_PIO4_13 N9X_MUX('4',13,8) /* PT4_13 */
|
||||
#define SINC0_MBIT0_PIO4_13 N9X_MUX('4',13,9) /* PT4_13 */
|
||||
#define CAN0_TXD_PIO4_13 N9X_MUX('4',13,11) /* PT4_13 */
|
||||
#define PIO4_15 N9X_MUX('4',15,0) /* PT4_15 */
|
||||
#define ADC0_A1_PIO4_15 N9X_MUX('4',15,0) /* PT4_15 */
|
||||
#define WUU0_IN21_PIO4_15 N9X_MUX('4',15,0) /* PT4_15 */
|
||||
#define CMP0_IN4P_PIO4_15 N9X_MUX('4',15,0) /* PT4_15 */
|
||||
#define OPAMP0_OUT_PIO4_15 N9X_MUX('4',15,0) /* PT4_15 */
|
||||
#define TRIG_OUT4_PIO4_15 N9X_MUX('4',15,1) /* PT4_15 */
|
||||
#define USB1_VBUS_DIG_PIO4_15 N9X_MUX('4',15,3) /* PT4_15 */
|
||||
#define CT4_MAT3_PIO4_15 N9X_MUX('4',15,4) /* PT4_15 */
|
||||
#define FLEXIO0_D23_PIO4_15 N9X_MUX('4',15,6) /* PT4_15 */
|
||||
#define PLU_OUT3_PIO4_15 N9X_MUX('4',15,8) /* PT4_15 */
|
||||
#define SINC0_MCLK_OUT0_PIO4_15 N9X_MUX('4',15,9) /* PT4_15 */
|
||||
#define CAN1_RXD_PIO4_15 N9X_MUX('4',15,11) /* PT4_15 */
|
||||
#define ADC0_A6_PIO4_16 N9X_MUX('4',16,0) /* PT4_16 */
|
||||
#define PIO4_16 N9X_MUX('4',16,0) /* PT4_16 */
|
||||
#define OPAMP1_INP0_PIO4_16 N9X_MUX('4',16,0) /* PT4_16 */
|
||||
#define FC2_P2_PIO4_16 N9X_MUX('4',16,2) /* PT4_16 */
|
||||
#define USB1_OTG_PWR_PIO4_16 N9X_MUX('4',16,3) /* PT4_16 */
|
||||
#define CT3_MAT0_PIO4_16 N9X_MUX('4',16,4) /* PT4_16 */
|
||||
#define FLEXIO0_D24_PIO4_16 N9X_MUX('4',16,6) /* PT4_16 */
|
||||
#define PLU_OUT4_PIO4_16 N9X_MUX('4',16,8) /* PT4_16 */
|
||||
#define SINC0_MCLK1_PIO4_16 N9X_MUX('4',16,9) /* PT4_16 */
|
||||
#define CAN1_TXD_PIO4_16 N9X_MUX('4',16,11) /* PT4_16 */
|
||||
#define OPAMP1_INP1_PIO4_17 N9X_MUX('4',17,0) /* PT4_17 */
|
||||
#define OPAMP1_INN_PIO4_17 N9X_MUX('4',17,0) /* PT4_17 */
|
||||
#define ADC0_B6_PIO4_17 N9X_MUX('4',17,0) /* PT4_17 */
|
||||
#define PIO4_17 N9X_MUX('4',17,0) /* PT4_17 */
|
||||
#define TRIG_IN9_PIO4_17 N9X_MUX('4',17,1) /* PT4_17 */
|
||||
#define FC2_P3_PIO4_17 N9X_MUX('4',17,2) /* PT4_17 */
|
||||
#define USB1_OTG_OC_PIO4_17 N9X_MUX('4',17,3) /* PT4_17 */
|
||||
#define CT3_MAT1_PIO4_17 N9X_MUX('4',17,4) /* PT4_17 */
|
||||
#define FLEXIO0_D25_PIO4_17 N9X_MUX('4',17,6) /* PT4_17 */
|
||||
#define PLU_OUT5_PIO4_17 N9X_MUX('4',17,8) /* PT4_17 */
|
||||
#define SINC0_MBIT1_PIO4_17 N9X_MUX('4',17,9) /* PT4_17 */
|
||||
#define CMP1_IN4P_PIO4_19 N9X_MUX('4',19,0) /* PT4_19 */
|
||||
#define ADC0_B1_PIO4_19 N9X_MUX('4',19,0) /* PT4_19 */
|
||||
#define PIO4_19 N9X_MUX('4',19,0) /* PT4_19 */
|
||||
#define OPAMP1_OUT_PIO4_19 N9X_MUX('4',19,0) /* PT4_19 */
|
||||
#define TRIG_OUT5_PIO4_19 N9X_MUX('4',19,1) /* PT4_19 */
|
||||
#define CT3_MAT3_PIO4_19 N9X_MUX('4',19,4) /* PT4_19 */
|
||||
#define FLEXIO0_D27_PIO4_19 N9X_MUX('4',19,6) /* PT4_19 */
|
||||
#define PLU_OUT7_PIO4_19 N9X_MUX('4',19,8) /* PT4_19 */
|
||||
#define SINC0_MCLK_OUT1_PIO4_19 N9X_MUX('4',19,9) /* PT4_19 */
|
||||
#define OPAMP2_INP0_PIO4_20 N9X_MUX('4',20,0) /* PT4_20 */
|
||||
#define PIO4_20 N9X_MUX('4',20,0) /* PT4_20 */
|
||||
#define ADC1_A6_PIO4_20 N9X_MUX('4',20,0) /* PT4_20 */
|
||||
#define TRIG_IN8_PIO4_20 N9X_MUX('4',20,1) /* PT4_20 */
|
||||
#define FC2_P4_PIO4_20 N9X_MUX('4',20,2) /* PT4_20 */
|
||||
#define CT2_MAT0_PIO4_20 N9X_MUX('4',20,4) /* PT4_20 */
|
||||
#define FLEXIO0_D28_PIO4_20 N9X_MUX('4',20,6) /* PT4_20 */
|
||||
#define SINC0_MCLK2_PIO4_20 N9X_MUX('4',20,9) /* PT4_20 */
|
||||
#define OPAMP2_INP1_PIO4_21 N9X_MUX('4',21,0) /* PT4_21 */
|
||||
#define OPAMP2_INN_PIO4_21 N9X_MUX('4',21,0) /* PT4_21 */
|
||||
#define PIO4_21 N9X_MUX('4',21,0) /* PT4_21 */
|
||||
#define ADC1_B6_PIO4_21 N9X_MUX('4',21,0) /* PT4_21 */
|
||||
#define TRIG_IN9_PIO4_21 N9X_MUX('4',21,1) /* PT4_21 */
|
||||
#define FC2_P5_PIO4_21 N9X_MUX('4',21,2) /* PT4_21 */
|
||||
#define CT2_MAT1_PIO4_21 N9X_MUX('4',21,4) /* PT4_21 */
|
||||
#define FLEXIO0_D29_PIO4_21 N9X_MUX('4',21,6) /* PT4_21 */
|
||||
#define SINC0_MBIT2_PIO4_21 N9X_MUX('4',21,9) /* PT4_21 */
|
||||
#define ADC0_B2_PIO4_23 N9X_MUX('4',23,0) /* PT4_23 */
|
||||
#define PIO4_23 N9X_MUX('4',23,0) /* PT4_23 */
|
||||
#define ADC1_B3_PIO4_23 N9X_MUX('4',23,0) /* PT4_23 */
|
||||
#define CMP2_IN4P_PIO4_23 N9X_MUX('4',23,0) /* PT4_23 */
|
||||
#define ADC0_A2_PIO4_23 N9X_MUX('4',23,0) /* PT4_23 */
|
||||
#define OPAMP2_OUT_PIO4_23 N9X_MUX('4',23,0) /* PT4_23 */
|
||||
#define TRIG_OUT5_PIO4_23 N9X_MUX('4',23,1) /* PT4_23 */
|
||||
#define FC2_P6_PIO4_23 N9X_MUX('4',23,2) /* PT4_23 */
|
||||
#define CT2_MAT3_PIO4_23 N9X_MUX('4',23,4) /* PT4_23 */
|
||||
#define FLEXIO0_D31_PIO4_23 N9X_MUX('4',23,6) /* PT4_23 */
|
||||
#define SINC0_MCLK_OUT2_PIO4_23 N9X_MUX('4',23,9) /* PT4_23 */
|
||||
#define ADC1_B8_PIO5_0 N9X_MUX('5',0,0) /* PT5_0 */
|
||||
#define EXTAL32K_PIO5_0 N9X_MUX('5',0,0) /* PT5_0 */
|
||||
#define PIO5_0 N9X_MUX('5',0,0) /* PT5_0 */
|
||||
#define TRIG_IN10_PIO5_0 N9X_MUX('5',0,1) /* PT5_0 */
|
||||
#define LPTMR0_ALT2_PIO5_0 N9X_MUX('5',0,2) /* PT5_0 */
|
||||
#define PIO5_1 N9X_MUX('5',1,0) /* PT5_1 */
|
||||
#define XTAL32K_PIO5_1 N9X_MUX('5',1,0) /* PT5_1 */
|
||||
#define ADC1_B9_PIO5_1 N9X_MUX('5',1,0) /* PT5_1 */
|
||||
#define TRIG_OUT6_PIO5_1 N9X_MUX('5',1,1) /* PT5_1 */
|
||||
#define LPTMR1_ALT2_PIO5_1 N9X_MUX('5',1,2) /* PT5_1 */
|
||||
#define PIO5_2 N9X_MUX('5',2,0) /* PT5_2 */
|
||||
#define ADC1_B10_PIO5_2 N9X_MUX('5',2,0) /* PT5_2 */
|
||||
#define VBAT_WAKEUP_b_PIO5_2 N9X_MUX('5',2,1) /* PT5_2 */
|
||||
#define SPC_LPREQ_PIO5_2 N9X_MUX('5',2,2) /* PT5_2 */
|
||||
#define TAMPER0_PIO5_2 N9X_MUX('5',2,3) /* PT5_2 */
|
||||
#define PIO5_3 N9X_MUX('5',3,0) /* PT5_3 */
|
||||
#define ADC1_B11_PIO5_3 N9X_MUX('5',3,0) /* PT5_3 */
|
||||
#define TRIG_IN11_PIO5_3 N9X_MUX('5',3,1) /* PT5_3 */
|
||||
#define RTC_CLKOUT_PIO5_3 N9X_MUX('5',3,2) /* PT5_3 */
|
||||
#define TAMPER1_PIO5_3 N9X_MUX('5',3,3) /* PT5_3 */
|
||||
#endif
|
||||
Loading…
Reference in New Issue